SAPPSPC-0010 -10版: 2010年11月1日

# スーパーアクセラレータ内蔵メニコア SAPP64 論理仕様・評価構想

## 国立大学法人奈良先端科学技術大学院大学情報科学研究科 コンピューティング・アーキテクチャ講座 低電力高性能プロセッサ研究グループ

Copyright Yasuhiko NAKASHIMA. All Rights Reserved.

本書は、国立大学法人奈良先端科学技術大学院大学情報科学研究科コンピューティング・アーキテクチャ 講座が発案した「スーパーアクセラレータ内蔵メニコア SAPP64」の論理仕様、および、評価をまとめたも のである。前半では SAPP 発案に至る背景、概要、および、論理仕様について詳述する。後半では、SAPP の性能・回路規模・電力について評価するために構築した各モデルについて述べる。性能評価には高速性を 有する C-RTL モデルを開発し、実用アプリケーションを走行させた際のサイクル数の測定結果より、アク セラレータを搭載しないシングルコアとの比較を行っている。次に、回路遅延検証のために実用アプリケー ションを走行可能な FPGA モデルを開発し、合成配置配線結果から得られる各パイプラインの遅延時間を もとに、C-RTL モデルにおけるパイプライン構成の妥当性を検証し、C-RTL モデルへのフィードバックを 行っている。また、ASIC としての回路規模および電力評価には FPGA モデルにおける Verilog 記述を利用 した ASIC モデルを開発し、ASIC ライブラリを用いた合成配置配線結果から、演算器レベルの回路規模パ ラメタおよび電力パラメタの取得を行っている。

最終的に、パイプライン構成の妥当性を検証した C-RTL モデルにより得られる実用アプリケーション 実行時のサイクル数,および,ASIC モデルにより得られる回路規模から、回路規模あたりの実効性能につ いて SAPP とメニコア(SAPP 初段のみを SAPP と同一回路規模分並置した構成)を比較することができ る.また,C-RTL モデルに電力パラメタを組み込むことにより、実用アプリケーション実行時の電力を評 価し、同様に SAPP とメニコアを比較することができる.

おおまかには、単一スレッドどうしの比較では、シングルコアと SAPP アレイモード(36 段構成)の 性能比は1:14,理想的にスレッド分割したメニコアと、単一スレッドにより動作可能な SAPP アレイ モードの回路規模あたり性能比は1:1,回路規模あたり消費電力比は、画像処理や一般的な数値計算では 8:1,1本の出力配列数が必要とする入力配列数が多い色補正や mgrid では4:1であることが明らか になった.

注意:本仕様書の内容は、予告なしに変更されることがある.

# 目 次

1	背景		9
	1.1	第1の課題は低電力化	9
	1.2	第2の課題は外部データ供給能力の有効利用	9
	1.3	データ供給能力と演算モデルの適合..................................	10
	1.4	低電力化とデータ供給能力の有効利用を両立させる方法	12
<b>2</b>	概要		13
	2.1	命令の写像	13
	2.2	多段演算器構成	14
	2.3	演算器の時分割多重化	16
	2.4	ベクトルアクセラレータ化	18
	2.5	コア間連携との適合	21
3	基本	方針	<b>25</b>
	3.1	実コア番号と論理メモリ空間	25
	3.2	論理メモリ空間の構成	26
	3.3	DDR アドレス変換機構(DDR-SAT)	28
	3.4	DSM アドレス変換機構(DSM-SAT)	29
	3.5	CSM アドレス変換機構(CSM-SAT)	30
	3.6	キャツシュの構成	30
	3.7	DDR/DSM 領域の内部動作モデル	33
	3.8	アクセラレータの動作モード	34
	3.9	アレイモードアクセラレータの DDR/DSM 参照	34
	3.10	アレイモードアクセラレータと DTU の連結	35
	3.11	コア間転送機構(DTU)	36
	3.12	DTU の内部動作モデル	36
	3.13	バリア同期機構 (BAR)	36
	3.14	電力制御機構	37
	3.15	段階的評価プラットホーム	37
4	構成		39
	4.1	汎用レジスタ	39
	4.2	メディア/浮動小数点レジスタ	39
<b>5</b>	記憶		41
	5.1	論理メモリ空間	41
	5.2	DDR アドレス変換機構(DDR-SAT)	41
	5.3	DSM アドレス変換機構(DSM-SAT)	41
	5.4	CSM アドレス変換機構(CSM-SAT)	41

 $\mathbf{75}$ 

	5.5	キャッシュ
6	制御	43
	6.1	CPU の動作状態
	6.2	制御レジスタの割り付け
	6.3	リセット
7	割り	込み 45
8	一般	2命令 47
	8.1	FRV 命令形式
	8.2	SPARC 命令形式
		8.2.1 命令グループ0 47
		8.2.2 命令グループ1 47
		8.2.3 命令グループ2 47
		8.2.4 命令グループ3 47
		8.2.5 その他の命令
9	制御	]命令 51
10	プロ	グラムの実行 53
	10.1	命令の実行(非アレイ動作)53
	10.2	。命令の実行(アレイ動作)
		10.2.1 DCPL 命令の検出 54
		10.2.2 L1 キャッシュの追い出しおよびプリフェッチ
		10.2.3 演算器ネットワーク設定のための命令デコード55
		10.2.4 L1 キャッシュの連続読み出し動作と演算結果の格納
		10.2.5 非アレイ動作への復帰 57
	10.3	- 命令の実行(ベクトル動作) 57
		10.3.1 操作形式

10.3.8 型変換......

10.4.2 複数 PE による並列実行 ......

10.5 明示的並列プログラムの実行......

11.3 プリフェッチのスケジューリング ......

11 プログラミングガイド

	11.3.3	複数の1次元データ	•••			76
	11.3.4	複数の2次元データ				76
	11.4 アセン	/ブリプログラミング				77
	11.5 命令ス	<ケジューラ				77
	11.6 case st	tudy				78
	11.6.1	単純な画像処理(サンプルコード, unsharp, blur, edge, bblur に対応).				78
	11.6.2	? 複雑な画像処理				78
	11.6.3	、数値解析(サンプルコード, daxpy, dscal_r, idamax, fft に対応)				78
	11.7 その他	也				78
	11.7.1	FRV からの逸脱				78
	11.8 プログ	ブラム例				79
	11.8.1	フレーム補間				79
	11.8.2	9 鮮鋭化				79
12	DTU 機構					81
13	バリア同期	機構				83
10		בדו אלו				00
14	入出力機構					85
15	電力制御機	構				87
16	性能評価モ	デル				89
	16.1 C-RTI	L モデル	• •	•		89
	16.2 性能パ	ペラメタ		•		91
17	回路遅延検討	証モデル				93
	17.1 FPGA	A モデル				93
	17.2 GP5V	/330MF システムの構成				93
	17.2.1	FPGA 外部の物理構成				93
	17.2.2	: FPGA 内部の物理構成				96
	17.2.3	PCI-HOST に対する論理インタフェース				98
	17.2.4	。GP5V330MF システムの全体構造...........................				100
	17.3 GP5V	/330MF システムの記憶				100
	17.3.1	内蔵キャツシュ				102
	17.3.2	2 外部キャツシュ				104
	17.3.3	5 主記憶				107
	17.3.4	システムコール時の動作				107
	17.4 GP5V	/330MF システムの制御				108
	17.4.1	プロセッサ制御レジスタ				109
	17.4.2	2 ハードウェアモニタ制御レジスタ				110
	17.4.3	システムコール制御レジスタ				112
18	回路規模·	雷力評価モデル				119
-0	18.1 ASIC	モデル				119
	18.2 回路規	見模パラメタ			•	119
	18.3 電力パ	ペラメタ		•	· ·	119
19	性能・電力	評価 RTL シミュレータ使用手引				125
	19.1 動作環	₹項		•		125

Y.Nakashima Proprietary & Confidential	. スーパーアクセラレータ内蔵メニコアSAPP64 論理仕様・評価構想

	19.2 ツールチェインの導入	125
	19.3 ツールチェインの再構築	125
	19.4 アプリケーションプログラムの実行	126
	19.5 起動時オプション	127
	19.6 シミュレーション動作中の表示	127
	19.7 SVC 実行時の表示	128
	19.8 シミュレーション終了時の表示	128
20	総合評価	131
	20.1 画像処理による評価	131
	20.2 数値計算による評価	134
	20.2.1 各プログラムの最適化手法	134
	20.2.2 評価結果	143
	20.3 結論	145
	20.4 関連発表	146
A	命令一覧	149
В	モデル依存情報	151
С	用語集	153
D	関連資料一覧	157
	D.1 関連仕様書・規格	157
	D.2 参考文献	157
	D.3 関連ソースプログラム	158
	D.4 SAPP ツールチェイン (主要ツールのみ列挙)	158

1.1	従来型コアの消費電力内訳....................................	10
1.2	消費電力削減のアイデア	10
1.3	ベクトルと比較した SAPP の実行モデル	11
2.1	輪郭抽出を行う VLIW 命令列	14
2.2	VLIW 命令の写像	14
2.3	実行モードの切替え	15
2.4	多段演算器構成	16
2.5	複数コアの連結による多数段構成	17
2.6	演算器の時分割多重化	18
2.7	ベクトルアクセラレータ化	19
2.8	ベクトルアクセラレータモデル	20
2.9	コア間連携との適合	21
2.10	理想的に実行できるプログラム例	22
3.1	論理メモリ空間の構成	27
3.2	DDR-SAT	28
3.3	DSM-SAT	29
3.4	CSM-SAT	30
3.5	コア数増加とキャッシュ構成の関係	31
3.6	SAPP64 のキャッシュ構成	32
3.7	論理メモリ空間とキャッシュの関係	33
3.8	アレイモードアクセラレータの DDR/DSM 参照	35
3.9	DTU 制御レジスタと制御ブロック	36
3.10	BAR 制御レジスタ	37
3.11	検証レベルとシミュレータの関係	38
6.1	制御レジスター覧	44
10.1	DCPL 命令	54
10.2	ストア先候補レーン番号の挙動	56
10.3	ICPL 命令	71
10.4	並列実行制御情報	72
10.5	監視条件制御情報	72
10.6	明示的並列プログラムの実行....................................	74
12.1	DTU 制御レジスタと制御ブロック	82
13.1	BAR 制御レジスタ	84
17.1	GP5V330MF の外観	94

17.2 GP5V330MF の構成	94
17.3 PCI ブリッジ Local-BUS インタフェースのタイミングチャート	97
17.4 PCI-HOST による SSRAM 直接制御 (WRITE)	98
17.5 PCI-HOST による SSRAM 直接制御 (WRITE バーストモード)	98
17.6 PCI-HOST による SSRAM 直接制御 (READ)	99
17.7 PCI-HOST による SSRAM 直接制御 (READ バーストモード)	99
17.8 各ブロック間の物理インタフェース	100
17.9 外部メモリインタフェース信号のタイミングチャート (WRITE)	101
17.10外部メモリインタフェース信号のタイミングチャート (WRITE バーストモード)	102
17.11外部メモリインタフェース信号のタイミングチャート (READ)	102
17.12外部メモリインタフェース信号のタイミングチャート (READ バーストモード)	103
17.13プロセッサ制御インタフェースのタイミングチャート (WRITE/READ)	104
17.14GP5V330MF システムの全体概要	105
17.15GP5V330MF システムの全体詳細	105
17.16記憶階層間のキャツシュライン転送手順	107
18.1 SAPP フロントエンド・ブロック図	120
18.2 SAPP アレイ演算部・ブロック図	121
20.1 評価モデル	132
20.2 フレーム補間と鮮鋭化の電力量比較 (14 コア通常メニコア対 4 コア連結 SAPP)	133
20.3 tomcatvと mgrid128の電力量比較 (14 コア通常メニコア対 4 コア連結 SAPP)	144
20.4 電力消費モデル総覧	145
20.5 電力削減の内訳	146

# 表目次

8.1	一般命令	48
8.2	メディア命令	49
8.3	浮動小数点命令	50
8.4	複合命令	50
10.1	操作コード一覧	70
16.1	性能パラメタ	91
17.1	ZBT-SSRAM 側信号の制御	95
17.2	PCI ブリッジ Local-BUS インタフェース信号の概要	96
17.3	プロセッサ-外部メモリインタフェース信号(110 本)の概要	101
17.4	プロセッサ制御インタフェース信号(40 本)の概要	103
17.5	Local-BUS 上の論理インタフェース	104
17.6	主記憶アドレス空間	106
17.7	ZBT-SSRAM 空間	106
17.8	制御レジスタ	108
18.1	回路規模パラメター	120
18.2	電力パラメタ	122
18.3	初段の雷力量集計	122
18.4	次段以降各段の雷力量集計	123
10.1		120
20.1	画像フィルタの結果 (非アレイ実行とアレイ実行の比較)	132
20.2	画像フィルタの結果 (14 コア通常メニコアと 4 コア連結 SAPP アレイ実行の比較)	133
20.3	数値計算の結果 (非アレイ実行とアレイ実行の比較)	143
20.4	数値計算の結果 (14 コア通常メニコアと 4 コア連結 SAPP アレイ実行の比較)	143
20.5	数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較)	144
20.6	数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較)	145

## Chapter 1

背景

#### 第1の課題は低電力化 1.1

最近,動作周波数や命令レベル並列度のいずれもが限界に近付いているために,単一コアの性能向上が 鈍化している.代わって注目されているのが、単純コアの並置と並列プログラミングの協調により高性能と 低電力を目指すメニコアである.単純コアが低電力であるのは,専ら,高度なスーパスカラに必要となる命 令スケジューラ、多ポート大容量レジスタ、および、リザベーションステーションのような電力効率の悪い 回路を持たないためである.しかしながら、このような単純コアであっても、最近の実用的プログラムに対 してある程度の性能を発揮するためには、相応の容量を有する命令キャッシュ、データキャッシュ、および、 多ポートレジスタファイルを備える必要がある.図1.2に、当グループが設計した従来型コアの消費電力内 訳を示す. このように,命令キャッシュ,データキャッシュ,その他の回路の消費電力が概ね1:1:1と なっており、今後、コア数の増加に伴い、メモリやレジスタの消費電力が問題になると考えられる.

ところで、メニコアが適合する並列処理には、機械語命令を用いない専用ハードウェアも適合する。少 なくとも命令キャッシュや命令デコータを備える必要がないため、プロセッサよりも明らかに低消費電力で ある.外部からのデータ流に対して、必要なバッファメモリ、レジスタ、および、演算器のみが動作する状 態が、プロセッサにおいて究極の低消費電力化を達成する際の目標であると言える.もちろん、プログラマ ビリティを損ねてはメニコアとしての存在価値がなくなる.機械語命令を利用しつつ,プロセッサの動作状 態をなるべく長期間,専用ハードウェアの動作状態に維持すること、すなわち、図1.2に示すように、まず 命令キャッシュの動作を停止させ、さらにレジスタおよびデータキャッシュの動作を停止させつつ、従来型 プログラムを動作させる仕組みを見つけることが,超低電力メニコアを実現する鍵であると考えられる.

#### 第2の課題は外部データ供給能力の有効利用 1.2

メニコアは、ハードウェアの単純化とコア数の増加により、ILP 追求型単一コアを凌駕する性能を発揮 できると考えられているものの、三次元実装等のブレークスルーにより外部データ供給能力が飛躍的に向 上するまでは、本質的に、演算ピーク性能と外部データ供給ピーク性能に大きな開きがある.この欠点は、 各コアがベクトルレジスタやキャッシュ内ソフトウェア制御可能領域を装備した上で、ソフトウェアが外部 から取得したデータを極力コア内部に留保し再利用することにより、補うことが可能であると考えられてい る.しかし,各コア毎に見ても演算ピーク性能と外部データ供給ピーク性能が一致しない状況では、内部 留保したデータが SIMD 型演算機構により処理される時間を利用して、外部データ供給時間の隠蔽を図る 従来方法により,理想的な性能を引き出すことは極めて困難である.例えば,SIMD 演算に必要なデータを プリフェッチする場合、演算時間の数倍のプリフェッチ時間は隠蔽することができず、演算効率が極端に低 下する.また、プログラムの工夫により、内部留保したデータのみによる SIMD 演算を可能とすることは、 アルゴリズムに依存するために極めて困難である.これまでの並列処理は、多数の演算器を遊ばせないため に、いかに継続してデータを供給するかについて注力されてきたものの、今後、高性能低電力メニコアを構 成する際には、データ供給能力に合わせていかに効率的な演算を行うか、すなわち、コア内部の演算能力に





図 1.2: 消費電力削減のアイデア

比べて相対的に貧弱な外部データ供給能力を補うことはもちろん,どのようなプログラムに対してもデータ 供給能力を使い切りつつ,必要最小限の内部記憶,演算器および演算器間ネットワークのみを稼働させて低 電力化を図ることのできる構造の柔軟さが極めて重要であると言える.

## 1.3 データ供給能力と演算モデルの適合

図 1.3 に, Load →演算→Store の一連動作に着目した場合の各実行モデルを示し、メニコア構成時の留 意点、および、方向性を示す.まず(1)は、従来型 SIMD 機構の実行モデルである.最小の正方形が1要 素に対応しており、64要素からなる8×8の正方形が配列全体を表現している.8×8の正方形のうち 左端の黒色部分は先頭の8要素を表現しており、時刻が1単位進む毎に8×8の正方形全体が右方向に1



図 1.3: ベクトルと比較した SAPP の実行モデル

単位時間分移動している.先頭の8要素は、ロード遅延時間経過後にはレジスタファイル(緑)に到達し、 次の時刻には演算器(青)を通過し、出力レジスタファイル(緑)を通過してストアパイプに投入される. すなわち、毎サイクル8要素のロード/ストア性能(紫)および演算性能(青)を有する場合、毎サイクル 8要素のRead/Writeが可能なレジスタファイル(緑)を装備することにより最大演算性能を発揮できる. 一方、(2)のように、毎サイクル1要素のロード/ストア性能しか確保できない場合、最大演算性能の1/ 8しか発揮できない.8サイクル毎にしか演算器が動作しないのであれば、(3)のように、稼働させる演算 器を絞ることにより、長期間非稼働状態となる演算器に対するパワーゲーティングの適用が可能となる.次 に(4)は、3組の配列要素を入力とし1組の配列要素を出力する、より現実的な実行モデル(一般的な積和 演算に相当)である.このように常に外部からのデータ供給を必要とするプログラムでは、毎サイクル8要 素の演算性能は常に過剰である.演算性能を高めるためには、演算に必要なデータを内部留保し、外部から のデータ供給を削減することが極めて重要であると言える.

さて、演算に必要なデータを確実に内部留保する方法として、これまで大きく2つの方法が用いられて きた.1つは、各配列を別々の大容量レジスタファイルに格納しておく方法であり、ベクトルレジスタを用 いる従来型 SIMD 機構の実行モデル(5)が典型例である.ただし、ベクトルレジスタの各要素を本来の主記 憶アドレスにより個別に参照することはできず、レジスタ間演算が同一要素番号同士に限られることから、 配列間演算には強い制約が生じる.もう1つは、局所メモリ空間またはキャッシュ内ソフトウェア制御可能 領域を装備し明示的にプリフェッチする方法であり、各要素を主記憶アドレスにより参照できるため要素間 演算の自由度は高い. ただし, 要素間演算のためには, 一旦レジスタにロードする必要があり, 4要素同時 演算を超える高度な並列演算の実現は、4 ウェイを超えるスーパスカラの実現と同様に困難である. すなわ ち,要素間演算における自由度の高さと、並列演算性能とは、トレードオフの関係にあると言える.並列演 算性能の向上を優先するのであれば、ベクトルレジスタの採用が有利であると考えられる.

ところが、ベクトルレジスタ上のデータを再利用することにより、外部データ供給能力を補っているよ うに見える実行モデル(5)は、SIMD 演算中に効率良くデータ供給を行うことが難しい.具体的には、後続 ストアに干渉しないロードを SIMD 演算にオーバラップさせようにも, 演算性能と外部データ供給性能に差 がある場合,スケジューリングは容易ではない.外部データ供給性能を最大限利用する観点からは,SIMD 演算の時間を短縮して隙間をなくすことが重要であるが、SIMD 演算の並列度向上には限界がある. すなわ ち,演算の多寡に依存することなくデータ供給能力を使い切る観点からは,従来型 SIMD 機構が良い性質 を有するとは言えない.

#### 低電力化とデータ供給能力の有効利用を両立させる方法 1.4

従来型 SIMD 型機構が細いデータ供給能力に適合しないのは、演算に要する時間がデータ供給に要する 時間と一致しないためである.同一演算を並列実行して高速化する固定観念を捨て,演算に要する時間が常 にデータ供給に要する時間と一致するような演算器構成が存在すれは、細いデータ供給能力を常に最大限 利用できる実行モデルが構築できるはずである.この考えに基づく実行モデルが(6)である.演算器を直列 に配置し、ループイタレーション全体を写像した上で、一方向にデータを流し込むことにより、演算時間と データ供給時間を一致させている.ところで、この方式は、機械語命令をあらかじめ演算器アレイに写像し ておくために、演算中は命令キャッシュや命令デコーダを停止することができる. すなわち, 冒頭に述べた 「プロセッサの動作状態をなるべく長期間、専用ハードウェアの動作状態に維持する」ことも同時に実現し ている.

## Chapter 2

## 概要

#### 2.1命令の写像

図 2.1 は、一般的な輪郭抽出プログラムを VLIW により記述した例である. この命令列は図 2.2 に示す ように写像される.命令列が順に実行され演算結果が伝搬していく1次元方向に演算器ネットワークを構築 すればよいため、演算器数増加に伴うハードウェア量増加は線形に抑えることができる. データを内部留 保する手段には、ベクトルレジスタではなく、キャッシュ内ソフトウェア制御可能領域を採用している.要 素間演算の自由度を損なうことなく、8要素同時演算を超える高度な並列演算を実現できるのは、従来型 キャッシュがひとまとまりの記憶構造として1箇所に存在し、なるべく多くのロード命令を同時に受け付け て性能向上を図る(このこと自体が性能向上の阻害要因となっていることは前述の通りである)のに対し、 本構成では、演算器の直列配置と関連付けて、キャッシュ内領域をロード/ストアユニットと共に分散配置 するためである。各ロード命令が、どのキャッシュ内ソフトウェア制御可能領域を参照するかは、コンパイ ル時に静的に決定できるため、各ロード命令が、対応するキャッシュ領域に付随するロード/ストアユニッ トに発行されるよう静的に命令スケジュールすることは容易である.なお、演算器の段数を超えるループイ タレーションは予めイタレーションを分割して写像するか、または、後述する演算器時分割多重化機構によ り1/N(Nは整数)に圧縮して収容することを想定している.ループ内命令を写像できない場合には,図 2.3 に示すように,一般的な VLIW プロセッサとして初段のみを用いた演算を行う.

以上に述べた構成には、演算時間とデータ供給時間を一致できるだけでなく、SIMD 命令の導入が不要 であり、かつ、要素間演算の自由度を維持でき、また、SIMD 演算の多重度を超える高い並列度を達成でき る利点がある. さらに, 演算結果を一旦ベクトルレジスタ等に書き戻すことなく直接次演算器に供給するこ とにより、消費電力を削減できる効果も期待できる.一方、欠点は、ループイタレーション間にデータ依存 関係がある場合に、1次元方向の演算器ネットワークに命令を写像できないことである。しかし、このよう な性質のループ構造は従来型 SIMD 機構にも写像できないため,特段の制約条件とは言えない.また,演 算器の数が従来型 SIMD 機構に対して圧倒的に多いことは、高い並列度の代償としての欠点であるように 見えるものの、一般的なメニコア構成により同数の演算器を確保しようとすると、コア毎に命令キャッシュ やデコーダ等が必要となることから、同一性能を達成するために必要な面積は小さい.また、実行モデル (7) に示すように、演算器ネットワークを初期化する期間を利用して、普段は長期間非稼働状態にある演算 器のうち、使用するものだけを稼働状態とするパワーゲーティング機構を導入することができるため、同数 の演算器を備えたメニコア構成よりも電力効率は高いと考えられる. なお (7) では演算中にデータ供給が行 われていないが、演算時間とデータ供給時間が一致することを利用して、次に必要なデータをこの期間にプ リフェッチすることは容易である. 例えば, 直近の2つのプリフェッチ先頭アドレスの差分を用いたストラ イド予測により、演算と同時に行うプリフェッチの先頭アドレスを求めることができる.

for (k=W-2; k>0; k--) { if (SAD(\*(i-1),\*(i+1))+SAD(\*(i-W-1),\*(i+W+1)) +SAD(\*(i-W),\*(i+W))+SAD(\*(i-W+1),\*(i+W-1))>C) \*o = 255; else \*o = 0; i++; o++; ▶1 LDi+4 SUBk► c 1. Di-4 LDi-W-4►3 LDi+W+4►4 2. BRC LDi-W ▶5 LDi+W ▶6 SAD1,2▶ x 3. LDi-W+4►7 LDi+W-4►8 SAD3,4► y 4. SAD5,6►z ADDx,y►p 5. SAD7,8►w ADDz,p►p 6. 7. ADDw,p▶p 8. CMPp,T►c 9. SELc ►s 10. ST s ►o BRC 0++





図 2.2: VLIW 命令の写像

## 2.2 多段演算器構成

図 2.4 に,実行モデル(7)に対応する演算器構成を示す.初段(黒)は、一般的な VLIW プロセッサと して動作する部分であり、命令キャッシュや命令デコーダを備えている.第2段(紫)、第3段(青)、第 4段(緑)が VLIW 構成を1次元方向に拡張した部分であり、この段数が、写像可能なループ内 VLIW 命 令数を決定する.各段はロード/ストアユニットを備え、初段に属する L1 キャッシュ(way0 は R/W 可能



図 2.3: 実行モードの切替え

な一般的なキャッシュ, way1-3 は R/O のキャッシュ内ソフトウェア制御可能領域)の内容が oop4 を経由 して順次 L0 キャッシュに伝搬する. この例では, 第3段に way5-7 として R/O のキャッシュ内ソフトウェ ア制御可能領域が接続されており, 第3段のロード/ストアユニットが参照することができる. 各段の演算 結果やストアバッファの内容は次段へ伝搬され, ストアバッファの内容は, 最終的に初段のキャッシュに書 き込まれる<sup>1</sup>.

L1 キャッシュの総容量は従来型 SIMD 機構におけるベクトルレジスタの総容量と同程度であり,改め て、L1 キャッシュを均等分割したものがベクトルレジスタであると考えると、L1 キャッシュにプリフェッチ した各要素はアドレスにより参照し、ベクトルレジスタにプリフェッチした各要素はベクトルレジスタ番号 と要素番号の組により参照していることがわかる.すなわち、SAPPと SIMD 機構の本質的な違いは、(1) 演算時間とデータ供給時間が一致するか不一致か、(2) アドレス情報を残して多様な再利用を可能とする か、アドレス情報を簡略化して比較的単純な演算に特化するかの2点に集約されると言える.

また、システムとして見た場合、SAPPとSIMD機構には、各々スカラ機能が必要である.SAPPの初 段はスカラ機能であるため特段のハードウェアは必要ない.一方、SIMD機構には別途スカラ機能が必要で あり、ベクトルレジスタとL1キャッシュの両方を備える必要があることからメモリ部分の利用効率は低い. L1キャッシュを除く部分を比較した場合、(1)SAPPはハードウェア資源を演算器および演算器間ネット ワークとして利用し、(2)SIMD機構は演算器間ネットワークの代わりを果たすベクトルレジスタとして 利用していると言うこともできる.同一面積あたりのベクトルレジスタ等内部記憶から演算器に対するデー タ読み出し能力は同等であり、演算性能はSAPPのほうが高いと言える.

なお一般に、段数が多いほど写像可能な命令数も増加する.しかし、命令数の多寡はプログラムに依存 し、多数段に固定された構造では後段の演算器使用率が低下する.図 2.5 に示すように、少数段の構造を基 本(サブコア)とし、必要に応じて複数のサブコアを連結する柔軟な構造とすることにより、後段の演算器 を有効に利用することができる.4つのサブコアの連結により way0,4,8,12 をストア先として確保し、さら に、ストアバッファを4レーンに増加させることにより、最大4つの配列に対してストアする命令列を写像 することもできる<sup>2</sup>.

<sup>&</sup>lt;sup>1</sup>図 2.4 では L0 キャッシュ参照のために各段にアドレス計算用の EAG が装備されているが, LD 命令のアドレス情報を L0 キャッシュ内相対位置に置き換えることにより, L0 キャッシュを単一 way かつシフトレジスタにより実装することが可能となる. また, EAG を削減できれば LD-USE ペナルティも 1 段減少するため効率のよい命令写像が可能となる.

<sup>&</sup>lt;sup>2</sup>最終段から way0,4,8,12 へ書き戻すための物理的なデータパスの追加が必要である.



図 2.4: 多段演算器構成

## 2.3 演算器の時分割多重化

演算器の段数を超えるループイタレーションを1/N(Nは整数)に圧縮して写像し,1/Nのスループットに下げて実行する機構が演算器時分割多重化機構である.ただし対応可能なNはモデル依存であり,時分割多重化によっても収容できない場合には,一般的なVLIWプロセッサとして初段のみを用いた演算を行う.図 2.6 に演算器時分割多重化機構を備える構成を示す.図 2.4 に示した基本構成に対して,上下段の



図 2.5: 複数コアの連結による多数段構成

ラッチのいずれかを選択するセレクタ(黒丸部分)が追加されている.本セレクタにより、各演算器に対し て連続するN命令の時分割写像が可能となり、演算器段数のN倍の命令を写像することができる.すなわ ち、命令写像ポリシーを変更することなく、命令数と性能のトレードオフのみによる高速実行が可能である.



図 2.6: 演算器の時分割多重化

#### ベクトルアクセラレータ化 $\mathbf{2.4}$

プログラムによっては、従来型ベクトル演算モデルのほうが効率が良いことも考えられる<sup>3</sup>.これまで に説明した演算器アレイ構成では、演算器時分割多重化機構が備えるバイパスを利用して、各段を1エレ メントの処理に対応付けるベクトルアクセラレータを構成することもできる.図 2.7 にベクトルアクセラ レータ化のアイデアを示す.図 2.6 に示した演算器時分割多重化機構のうち、太線部分を使用してベクトル 。 <sup>3</sup>例えば LD-ADD-ST 等, 演算のチェイニングが存在しないケースが該当する. ただし, 冒頭に述べたように, 十分なデータ供給

18

能力が確保できる場合に限る.



図 2.7: ベクトルアクセラレータ化

ロードパイプおよび演算パイプを構成する.また,L0キャッシュにはベクトルレジスタ(VR)を収容する. 128KBのベクトルレジスタ(8バイト×64要素×256本)を備える8エレメント構成のベクトルアクセラ レータとする場合,1つのL0キャッシュには8による剰余が同じ要素番号に対応する16KBの部分ベクト ルレジスタを収容する.各L0キャッシュには外部メモリインタフェースが接続され,毎サイクル1要素の スループットを確保することにより高性能を発揮できる.段間伝搬機構(oop4)には,ベクトルロードと ベクトルレジスタの対応付けに必要なアライナとしての機能を持たせる.図2.8は,図2.5に関連付けたベ



図 2.8: ベクトルアクセラレータモデル

クトルアクセラレータ(8エレメント同時実行)の構成である.初段がスカラユニットに対応し,次段以降 がベクトルユニットの各エレメントに対応する.演算器アレイ構成をベクトルアクセラレータとして使用す る場合,一般にはベクトル命令列を必要とするが,本構成では,命令写像機構を利用して,一般命令列を ベクトル命令に読み替えて実行するモデルを想定している.アドレスが規則的に変化するLD命令を起点 として,関連するレジスタをベクトルレジスタに読み替えて写像する等が考えられる.条件コードレジス タおよび条件付き実行命令をマスクレジスタに読み替えてマスク付き演算とすることも可能である.なお, ベクトルアクセラレータとして動作する場合,各段に同一の演算命令が写像され,各段は独立に動作する.



図 2.9: コア間連携との適合

#### コア間連携との適合 2.5

図 2.9 は、図 2.4 の構造をさらに複数個接続したマルチコア構成を示している. 各コアが、写像するルー プ内 VLIW 命令数に依らず、一定のスループットにより初段の L1 キャッシュに演算結果を書き込む特性を 有することから、異なるコアに対して構造の異なるループを対応付けた場合でも均等に負荷分散できると考 えられる.この特性を利用しつつ,共有L2キャッシュに対するアクセス競合を削減するために,あるコア (例えば Array#1)の演算結果を直ちに次のコア(例えば Array#2)が使用する場合には, L2への書き込み を行わずに、コア間専用キューを用いた直接データ送受を行う機構を設ける. 先頭のコアのみがL2から読 み出しを行い、最後尾のコアのみがL2へ書き込む状態が理想的な動作状態である.理想的に実行できるア プリケーションプログラムの例を図 2.10 に示す. A[HT][WD] を入力とし,途中結果である B[i], C[i], D[i] をコア間で伝搬させつつ, shift(A[i], B[i]), shift(B[i], C[i]), shift(C[i], D[i]), shift(D[i], E[i]) を Array#0 から Array#3 により並列実行し、最終的に E[HT][WD] を出力する. DCPL 命令を演算器ネットワークを

```
#define HT 64
#define WD 64
int A[HT][WD] __attribute__((aligned(64)));
int B[HT][WD] __attribute__((aligned(64)));
int C[HT][WD] __attribute__((aligned(64)));
int D[HT][WD] __attribute__((aligned(64)));
int E[HT][WD] __attribute__((aligned(64)));
main(argc, argv) int argc; char **argv;
{
  int i, j;
  int sizeB = sizeof(B);
  int sizeC = sizeof(C);
  int sizeD = sizeof(D);
  int sizeE = sizeof(E);
  for (i=0; i<HT; i++) {</pre>
   for (j=0; j<WD; j++)
      A[i][j] = (i<<8)+j;
  }
  if (A-B) { /* Array#0 が担当 */
            ___volatile__ ("icpl.p %0,%1,#1\n" "bno entry1\n" :: "r"(B), "r"(sizeB));
      _asm__
    for (i=0; i<HT; i++) shift(A[i], B[i]);</pre>
    __asm__ __volatile__ ("exit0:" "icpl.p gr0,gr0,#0\n" "bno exit1\n" "entry1:" ::);
  7
  if (B-C) { /* Array#1 が担当 */
     __asm__ __volatile__ ("icpl.p %0,%1,#1\n" "bno entry2\n" :: "r"(C), "r"(sizeC));
    for (i=0; i<HT; i++) shift(B[i], C[i]);</pre>
    __asm___volatile__ ("exit1:" "icpl.p gr0,gr0,#0\n" "bno exit2\n" "entry2:" ::);
  7
  if (C-D) { /* Array#2 が担当 */
     __asm__ __volatile__ ("icpl.p %0,%1,#1\n" "bno entry3\n" :: "r"(D), "r"(sizeD));
    for (i=0; i<HT; i++) shift(C[i], D[i]);</pre>
    __asm__ __volatile__ ("exit2:" "icpl.p gr0,gr0,#0\n" "bno exit3\n" "entry3:" ::);
  7
  if (D-E) { /* Array#3 が担当 */
     __asm____volatile__ ("icpl gr0,gr0,#1\n" ::);
    for (i=0; i<HT; i++) shift(D[i], E[i]);</pre>
    __asm__ __volatile__ ("exit3:" "icpl gr0,gr0,#0\n" ::);
  }
}
```

```
shift(in:gr4, out:gr5) { /* 各要素を左1ビットシフトする */
       addi sp,#-48,sp
       sti.p fp,@(sp,32);
                          addi sp,#32,fp
       movsg lr,gr11
       sti gr11,@(fp,8)
       addi gr0,65,gr7
       addi gr5,0,gr12
       sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|(64<<12)|64),gr6; setlo #lo((64<<12)|64),gr6
       dcpl.p gr5,gr6,#1; addi gr4,0,gr0
shift_loop:
       ldi.p @(gr4,0),gr10; addi.p gr4,#4,gr4; subicc gr7,#1,gr7,icc0
                                               beq icc0,0x0,shift_exit
       slli gr10,#1,gr11
       st.p gr11,@(gr5,gr0); addi.p gr5,#4,gr5; bra shift_loop
shift_exit:
       addi gr12,0,gr5
       sethi.p #hi((0<<30)|(0<<29)|(0<<24)|(64<<12)|0),gr6; setlo #lo((64<<12)|0),gr6
       dcpl gr5,gr6,#0
       ldi @(fp,8),gr11
       ldi @(fp,0),fp
       jmpl.p @(gr11,gr0); addi sp,#48,sp
}
```

図 2.10: 理想的に実行できるプログラム例

利用したコア内高並列処理用ヒント情報として使用し, [j] ループのコア内パイプライン動作を制御する.また, ICPL 命令をコア間連携機能用ヒント情報として使用し, [i] ループのコア間パイプライン動作を制御する. DCPL や ICPL を NOP 命令と見なした場合,通常の単一コア用プログラムと何ら変わらない.一般的

には複雑な並列プログラミングが必要となるこのような処理を単純なヒント命令の挿入のみにより実現で きることから、高いプログラマビリティを有する機構であると言える.

## Chapter 3

# 基本方針

本章では、SAPP64 論理仕様検討の初期段階として、いくつかの並列プログラム実行モデルを実現する ために必要と考えられるハード・ソフトインタフェースを網羅的に記述している.次章以降に規定される最 終的な論理仕様は、本章に記述された仕様候補のフルセットまたはサブセットである.

### 3.1 実コア番号と論理メモリ空間

SAPP64では、ユーザプログラムに対して、1つまたは複数の実コア番号からなるコアグループ、および、論理メモリ空間が提供される. 論理メモリ空間は、アドレス範囲によって主記憶装置(DDRメモリ),制御レジスタ、コア分散共有メモリ(DSM)、または、クラスタ分散共有メモリ(CSM)に対応付けられている.

DSM 機能および CSM 機能が無効化されている場合は,論理的に透過な L2 キャッシュ用途の内蔵メモ リの全てが L2 キャッシュとして主記憶参照の高速化に寄与する.DSM 機能が有効化されている場合は,L2 キャッシュ用途の内蔵メモリの一部(容量はモデルに依存して固定)が論理メモリ空間上の実 DSM 予約空間 に実コア番号順に実体化される.DSM 機能利用の有無はプロセス起動時に選択しなければならず,実行途 中に変更することはできない.同様に,CSM 機能が有効化されている場合は,L2 キャッシュ用途の内蔵メ モリの一部(容量はモデルに依存して固定)が論理メモリ空間上の実 CSM 予約空間に実体化される.CSM 機能利用の有無はプロセス起動時に選択しなければならず,実行途中に変更することはできない.DSM 機 能と CSM 機能は独立であり,1つのプロセスが両機能を同時に利用することができるが,同時利用の場合 のL2 キャッシュ容量はシステムが規定する最低容量となる.

DSM/CSM 機能を利用するプロセスの実行は、OS により DSM/CSM 機能が有効化され、かつ、当該 プロセス実行に必要な DSM/CSM 資源が確保されるまで、OS により保留される. DSM/CSM 機能を利用 するためには、クラスタ単位にハードウェア構成を切り替える必要があり、OS のプロセススケジューラに は、ハードウェア構成切り替え機能およびプロセス仕分け機能が要求される.

コア番号変換機構が無効である場合,実コア番号はそのまま物理コア番号(物理位置に直接対応)とし て使用される.DDR アドレス変換機構(DDR-SAT)が無効である場合,DDR 空間に対応する論理メモリ アドレスはそのまま物理 DDR アドレスとして使用される.DSM 機能が有効化されている場合は物理 DSM が実体化され,さらに DSM アドレス変換機構(DSM-SAT)が無効である場合,実 DSM 予約空間に対応 する論理メモリアドレスはそのまま物理 DSM アドレスとして使用される.CSM 機能が有効化されている 場合は物理 CSM が実体化され,さらに CSM アドレス変換機構(CSM-SAT)が無効である場合,実 CSM 予約空間に対応する論理メモリアドレスはそのまま物理 CSM アドレスとして使用される.

コア番号変換機構とDSM-SAT は独立であり、コア番号変換機構が無効の場合でも、DSM-SAT が有効 であれば、実DSM 予約空間に物理DSM 領域が物理コア番号順に配置された状態で、各領域内のページ配 置を変更することができる(物理DSM 内の部分故障回避を想定している). DSM-SAT が無効の場合は、 実DSM 予約空間に物理DSM 領域が物理コア番号順にそのまま配置される.

コア番号変換機構が有効である場合、実コア番号は、OS が設定するコア番号変換表に基づき物理コア

番号に変換される. 実 DSM 予約空間中の実 DSM の並びは常に実コア番号順であり, コア番号変換機構が 無効である場合は物理コア番号順に等しい. コア番号変換機構は,使用可能な物理コア番号を意識すること なく記述したプログラムを単独または複数同時に実行するための機構である. OS には,障害が発生した物 理コア番号を避けたり,複数プログラム間で競合する実コア番号を異なる物理コア番号に割り当てて同時実 行を可能とする等の物理コアスケジューリング機能が要求される.

DDR-SAT が有効である場合,DDR 空間に対応する論理メモリアドレスは,OS が設定するDDR アド レス変換表に基づき物理DDR アドレスに変換される.DSM 機構およびDSM-SAT が有効化されている場 合,実DSM 予約空間に対応する論理メモリアドレスは,OS が設定するDSM-SAT の内容に基づき,物理 DSM アドレスに変換される.ただし,物理DSM 境界をまたぐアドレス変換を行うことはできない.同様 に,CSM 機構およびCSM-SAT が有効化されている場合,実CSM 予約空間に対応する論理メモリアドレ スは,OS が設定するCSM-SAT の内容に基づき,物理CSM アドレスに変換される.なお,物理CSM 境 界をまたぐアドレス変換が可能である.

DDR-SAT, DSM-SAT および CSM-SAT は, DDR 空間, 実 DSM 予約空間の各 DSM 領域, 実 CSM 予約空間よりも狭い各物理メモリ領域を用いて各論理メモリ空間を提供したり, 複数プロセスを時分割多重 に走行させる仕組みであり, 各領域境界を越えて論理メモリ空間を自由に再構成させるものではない(境界 をまたぐアドレス変換を前提とするプログラムはアドレス変換機構を無効化した場合に正常動作しない).

ある論理メモリ空間を参照できる実コア (コアグループのメンバ)は、プロセス起動時にプログラムヘッ ダ情報を元に OS により使用を許可された実コア数の範囲内においてユーザプログラムが動的に変更可能 (主目的は並列度の一時低減による電力削減)である.コアグループに複数の実コアが含まれる状態では、 1つのプロセス中に複数の実コアの内部状態が存在する.個々の実コアの内部状態(プログラムカウンタや 汎用レジスタ等)はスレッドと呼びプロセスとは区別する.

## 3.2 論理メモリ空間の構成

各プロセスに対応付けられる論理メモリ空間は図 3.1 に示すように機能毎に領域分割されている. Firmware 領域, OS 領域, I/O 制御領域は,全ての論理メモリ空間により共有されており物理 DDR アドレス空間お よび連続する物理メモリ空間上に1組の実体が配置される.

00000001\_0000000-0000000f\_ffffffffの範囲はユーザ DDR 領域を実体とするプログラム空間 (DDR 空間) であり, MOESI プロトコルによる複数コア間のキャッシュー貫性制御の対象となる.また,性能保 証を目的として L1 キャッシュに Line-Lock 機構が装備される.ただし Lock 可能な範囲は高々 1 つの Text 範囲および 1 つの Stack 範囲であり,非 Lock 範囲のキャッシュ先が確保できない等ハードウェア資源の不 足により Lock 指示が無視される場合がある.なお,本空間はアレイモードのアクセラレータ,および,コ ア間転送機構 (DTU) が参照できる.ベクトルモードのアクセラレータは本空間を参照できない.

00000011\_0000000-00000011\_0000ffff,の範囲には自コアの制御レジスタ群が写像されている.L1 キャッシュは無効である.他コアの制御レジスタ群を参照することはできない.

00000012\_0000000-00000012\_0001ffffの範囲は DSM-SAT を指示する制御レジスタ群領域であり, L1 キャッシュは無効である.制御レジスタ群の内容により,物理 DSM 領域の各ページ(ページサイズは DSM-SAT 固有)が実 DSM 予約空間の実 DSM 領域毎に写像される.ページサイズが 4KB の場合,各 1MB の物理 DSM を 64 コア分写像するためには,16K エントリ(各エントリのサイズは 4B)の制御レジスタ 群が装備される.さらに,複数プロセスに対して実 DSM 領域を同時提供するために,制御レジスタ群が複 数セット設けられる(セット数はモデル依存である).制御レジスタ群の実体はコア毎に独立であり,コア 毎に異なる写像が可能である.なお,実 DSM 予約空間と L1 キャッシュラインの対応は論理アドレスに基 づくため,DSM-SAT の内容を変更する場合,実 DSM 予約空間と L1 キャッシュの整合性はソフトウェア (L1 キャッシュフラッシュ命令)により保証しなければならない.

00000013\_0000000-00000013\_0001ffffの範囲は CSM-SAT を指示する制御レジスタ群領域であり, L1 キャッシュは無効である.制御レジスタ群の内容により,物理 CSM 領域の各ページ(ページサイズは CSM-SAT 固有)が実 CSM 予約空間に写像される.ページサイズが 4KB の場合,最大各 16MB の物理 CSM を4クラスタ分写像するためには,16K エントリ(各エントリのサイズは4B)の制御レジスタ群が装



図 3.1: 論理メモリ空間の構成



XV :Valid

%WP:Write Protected %C :Common Space (PID is ignored)

備される. さらに, 複数プロセスに対して実 CSM 領域を同時提供するために, 制御レジスタ群が複数セット設けられる(セット数はモデル依存である). 制御レジスタ群の実体はコア毎に独立であり, コア毎に異なる写像が可能である.

00000020\_00000000000000020\_3ffffffffの範囲は実 DSM 予約空間である.コア番号変換機構無効か っ DSM-SAT 無効の場合,物理 DSM 領域が物理コア番号順にそのまま配置される.コア番号変換機構無 効かっ DSM-SAT 有効の場合,物理 DSM 領域が物理コア番号順に配置された状態で各領域内のページが DSM-SAT の内容に従い配置される.コア番号変換機構有効かっ DSM-SAT 無効の場合,物理 DSM 領域が 実コア番号順にそのまま配置される.コア番号変換機構有効かっ DSM-SAT 有効の場合,物理 DSM 領域が 実コア番号順に配置された状態で各領域内のページが DSM-SAT の内容に従い配置される.自コアの DSM 領域が写像されているアドレスに対しては通常のロード/ストアが可能(L1 キャッシュはライトスルー)で あるものの,他コアの DSM 領域が写像されているアドレスに対してはL1 キャッシュは無効となる.なお, 本領域はアレイモードのアクセラレータ(自コアのみ),ベクトルモードのアクセラレータ(自コアのみ), および,コア間転送機構(DTU)が参照できる.

00000030\_0000000-00000030\_03ffffffの範囲は実 CSM 予約空間であり,L1 キャッシュは無効であ る. CSM-SAT が無効の場合,物理 CSM 領域がそのまま配置される.各物理 CSM 領域の全アドレス空間 にメモリの実体が存在するとは限らないため,CSM-SAT が無効の場合,実 CSM 予約空間においてメモリ の実体が存在する領域は不連続となる.CSM-SAT 有効の場合,物理 CSM 領域の各ページが CSM-SAT の 内容に従い配置される.なお,本空間はコア間転送 (DTU) が参照できる (アレイモードのアクセラレー タおよびベクトルモードのアクセラレータは参照できない)<sup>1</sup>.

## 3.3 DDR アドレス変換機構(DDR-SAT)

DDR-SAT は、各コア内制御レジスタ PEV.DDRSAT の値が1である間、有効化される。各コアには DDR-SAT を利用するプロセスを1つまたは複数走行させるための1組のアドレス変換 TCAM 機構が装備 されており、OS は、DDR-SAT を有効化する際、TCAM 機構を適切に初期化しなければならない。DSM-SAT の仕組みを図 3.2 に示す。DDR 空間内アドレスのうち Page 内オフセットを除く上位ビットパターン

<sup>⊠ 3.2:</sup> DDR-SAT

<sup>&</sup>lt;sup>1</sup>アレイモードのアクセラレータは L1 キャッシュを使用するため L1 キャッシュを使用しない他コア DSM 領域および CSM 領域は 参照できない. 同様にベクトルモードのアクセラレータは自コアの DSM を使用するため DDR 領域, 他コア DSM 領域および CSM 領域は参照できない. すなわち, アレイモードとベクトルモードには DDR 領域を参照できるか否かの違いがある.

関連制御レジスタ	保護	値の意味
PEV.DSMSAT	特権	0:DSM-SAT無効, 1:DSM-SAT有効
PEV.DSMSPC	特権	DSM-SATに使用するDSM-SAT制御レジスタ群番号 0:space#0, 1:space#1
PEV.DSMPSZ	特権	DSM-SATのページサイズ 0:4KB, 1:16KB, 2:64KB, 3:256KB, 4:1MB
PEV.CORMAP	特権	0:コア番号変換無効,1:コア番号変換有効
PEV.CORGRP[063]	特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効



図 3.3: DSM-SAT

に PEV.DDRPID を単純連結した値により,アドレス変換 TCAM 機構が連想検索される.連想検索対象 となる TCAM のビット位置の一部(位置はモデル依存)にはマスク機構が装備されており,複数の異なる ページサイズを同時に登録可能である.また,保護情報中の C (Common Space)ビットにより,PID を無 視するアドレス変換も可能である.連想検索の結果,一致するエントリが検出された場合,当該エントリに 付随する領域から物理 DDR アドレスおよびマスク情報が読み出され,Page 内オフセットと連結されて物 理 DDR アドレスとなる.一致するエントリがない場合,OS による TCAM 機構の内容更新および当該メ モリ参照命令の再実行が求められる<sup>2</sup>.

## 3.4 DSM アドレス変換機構(DSM-SAT)

DSM-SAT は、各コア内制御レジスタ PEV.DSMSAT の値が1である間、有効化される.各コアには DSM-SAT を利用するプロセスを1つまたは複数走行させるために、1組または複数組の DSM-SAT 制御 レジスタ群が装備されており、OS は、DSM-SAT を有効化する際、当該プロセスに使用させる DSM-SAT 制御レジスタ群を PEV.DSMSPC により指定しなければならない.また、DSM-SAT のページサイズを PEV.DSMPSZ により指定しなければならない.なお、PEV.DSMSPC および PEV.DSMPSZ に指定可能 な値はモデル依存である。DSM-SAT の仕組みを図 3.3 に示す。PEV.DSMSAT の値が1の時に実 DSM 予 約空間を参照した場合、物理 DSM 番号(当該論理メモリアドレスのうち、実 DSM 番号に該当するビット 位置の内容を元にコア番号変換機構から得られる)と、DSM 内ページ番号(当該論理メモリアドレスのう ち、実 DSM 番号に該当するビット位置および PEV.DSMPSZ の値により決定されるビット位置の内容を

<sup>&</sup>lt;sup>2</sup>DSM-SAT および CSM-SAT では写像対象とする DSM/CSM が小容量であるため複数プロセスの同時実行を可能とする各制御 レジスタ群が高々数セットしか装備されないのに対し、DDR-SAT は大容量 DDR を写像対象とするため、プロセス ID (PID) に より論理メモリ空間を区別する機構、および、CAM によるフルアソシアティブアドレス変換機構が装備される.



⊠ 3.4: CSM-SAT

インデックスとして、PEV.DSMSPC により選択された DSM-SAT 制御レジスタの1つから得られる)と、 ページ内オフセット(当該論理メモリアドレスの下位ビットから得られる)の単純連結により得られるアド レスにより物理 DSM 領域が参照される.コア番号変換機構が無効である場合は、実 DSM 番号に該当する ビット位置の内容がそのまま物理 DSM 番号として使用される.なお、実 DSM 予約空間と L1 キャッシュラ インの対応は論理アドレスに基づくため、DSM-SAT の内容を変更する場合、実 DSM 予約空間と L1 キャッ シュの整合性はソフトウェア(L1 キャッシュフラッシュ命令)により保証しなければならない.

### 3.5 CSM アドレス変換機構(CSM-SAT)

CSM-SAT は、各コア内制御レジスタ PEV.CSMSAT の値が1である間、有効化される。各コアには CSM-SAT を利用するプロセスを1つまたは複数走行させるために、1組または複数組の CSM-SAT 制御 レジスタ群が装備されており、OS は、CSM-SAT を有効化する際、当該プロセスに使用させる CSM-SAT 制御レジスタ群を PEV.CSMSPC により指定しなければならない。また、CSM-SAT のページサイズを PEV.CSMPSZ により指定しなければならない。なお、PEV.CSMSPC および PEV.CSMPSZ に指定可能 な値はモデル依存である。CSM-SAT の仕組みを図 3.4 に示す。PEV.CSMSAT の値が1の時に実 CSM 予約空間を参照した場合、物理 CSM 番号および CSM 内ページ番号(当該論理メモリアドレスのうち、 PEV.CSMPSZ の値により決定されるビット位置の内容をインデックスとして、PEV.CSMSPC により選択 された CSM-SAT 制御レジスタの1つから得られる)と、ページ内オフセット(当該論理メモリアドレス の下位ビットから得られる)の単純連結により得られるアドレスにより物理 CSM 領域が参照される.

### 3.6 キャッシュの構成

SAPP64のキャッシュ構成を説明するために、図 3.5 にコア数増加とキャッシュ構成の関係を示す.(1) は DDR 空間を参照するコアが1個の場合の単純な構成である.(2)はL2キャッシュの構成を変えずにコア 数を増加させる構成,(3)はL2キャッシュをバンク分割し、参照要求が異なるバンクに分散する限りにおい て複数コアからの要求を同時受け付け可能とする構成である.さらにコア数を増加させる場合,バンク間ク ロスバネットワークが実現困難になるため,(3)の構成を1クラスタとし(4)に示すように DIRECTORY を追加して複数クラスタ構成とする.DDR は領域分割され,各クラスタに接続される.

図 3.6 に想定するキャッシュ構成を示す.図 3.6 は、16 コアから構成されるクラスタを4 つ相互接続した 64 コア構成を示している.DDR メモリは物理 DDR アドレス空間を等分割した連続空間に各々対応付



図 3.5: コア数増加とキャッシュ構成の関係

けられており各クラスタに接続されている.各クラスタには1組のL2キャッシュが装備されており,クラ スタ内の各コアからはアドレス変換後の物理アドレスにより参照される.また,各DDRメモリに対応する L2-DIRECTORY(物理DDRアドレスに対応する有効なL2キャッシュラインのシステム内物理位置を保 持)が同一クラスタ内に配置されている.L2キャッシュは物理DDRアドレスによりインタリーブされてお り,各コアからの参照要求とL2内バンクの対応は一意に決まる.各L2-DIRECTORYも各バンクに対応 している.

さて、当該バンクにおいて L2 キャッシュミスを検出した場合、参照に使用した物理 DDR アドレスから 担当クラスタを求める。自クラスタである場合、L2 直下の L2-DIR に問い合わせを行い、他クラスタの L2 にも存在しなければ(自 L2-DIR に何も登録されていなければ),自クラスタ内 DDR に対して参照要求を 発行し自クラスタの L2-TAG を更新する(自 L2-DIR は更新しない).直下の L2-DIR に問い合わせた結 果,他クラスタに存在する場合(自 L2-DIR に登録がある場合),他クラスタ内 L2 に対して参照要求を発 行する.読み出しの場合,L2-TAG は Shared 状態(元 L2 が Clean の場合)または Owned+Shared 状態(元 L2 が Modified の場合)へ移行し、書き込みの場合は Modified+Invalid 状態(元 L2 を無効化)へ移行する.

参照に使用した物理 DDR アドレスが他クラスタである場合,参照要求を他クラスタ内の担当L2 バン クに送出する.担当L2 バンクは,自身のキャッシュラインが有効である場合は要求元に返信し,無効であ る場合は直下のL2-DIR に問い合わせを行い,他クラスタになければ,自クラスタの DDR メモリに対して 参照要求を発行し要求元に返信した後,L2-DIR を更新する.もし,直下のL2-DIR に問い合わせを行った 結果,他クラスタに存在する場合,目的のクラスタ内L2 に対して参照要求を転送する.目的のクラスタ内 L2 は参照要求に対して同様の処理を行い,最終的には担当L2-DIR を更新し,キャッシュ内容は要求元に 返信する.

図 3.7 に論理メモリ空間とキャッシュの関係を示す.「アクセス先」列は論理メモリ空間の各領域および 注目コアのL1 キャッシュの状態により分類されている.L1 キャッシュの状態は,N.C. がL1 キャッシュ常



図 3.6: SAPP64 のキャツシュ構成

時無効,L1-hit が注目コアのL1 が有効かつL2以下の記憶階層との矛盾がない状態,L1-dirty が注目コアのL1 が有効かつ最新状態がL1にしかない状態(L2以下の記憶階層に書き戻されていない状態)を示している.「注目コア」列は注目コアに属するスカラ,ベクトル,DTU,I/OからのRead/Write アクセス,「他コア」列は注目コア以外のコアに属するスカラ,ベクトル,DTU,I/OからのRead/Writeを示している.

Firmware 領域および I/O 制御領域は SAPP64 のリセットや IPL 処理のための特権プログラム領域(全コア共通)であり、スカラおよび I/O のみがノンキャッシャブルで参照できる.

OS 領域およびユーザ DDR 領域は L1 キャッシュが有効であり,注目コアの L1 が有効 (L1-hit) である 時に他コアからの Read 要求が発生した場合,注目コア他コアとも L1 の当該ラインは Shared 状態となる (○).注目コアの L1 が有効 (L1-dirty) である時に他コアからの Read 要求が発生した場合,注目コア L1 の当該ラインは一旦 L2 に書き戻されて Shared,他コア L1 の当該ラインは L2 から読み出した後に Shared (●)となる.他コアからの Write 要求が発生した場合,注目コア L1 の当該ラインは Invalid,他コア L1 の当該ラインは Modified (★)となる.注目コアの L1 が有効 (L1-hit) である時に DTU による書き込み が発生した場合,当該 L1 の内容は無効化される (□).また,注目コアの L1 が有効 (L1-dirty)である時 に DTU による読み出しまたは書き込みが発生した場合,当該 L1 の内容は L2 階層以下に追い出された後

		注目コア									他コア							
	アクセス元			スカラ ベクトル DTU I/O							スカラ ベクトル DTU I/						⁄0	
アク	セス先	R	W	R	w	R	W	R	w		R	W	R	W	R	w	R	w
Firmware領域	N.C.	_	_	×	×	х	×	_	-				同名	티) I	5 ]—2	2間)		
OS領域 (L1/L2有効)	L1-hit L1-dirty	00	0	× ×	× ×	-		-	_		0	<b>★</b>	× ×	× ×			_	=
USER-DDR領域 (L1/L2有効)	L1-hit L1-dirty	00	0 0	× ×	× ×			-	_		0	<b>★</b>	× ×	× ×	-		-	=
I/O制御領域	N.C.	_	_	×	×	х	×	_	-		同左(同一空間)							
物理DSM領域 (L1のみWIT有効)	L1-hit	0	0	_		_		×	×		_	-	×	×	_		×	×
DSM-SAT領域	N.C.	-	_	×	×	×	×	×	×		I	× (	自コ	ア内	のみ	参照	可)	
物理 <b>csm</b> 領域	N.C.	_	-	×	×	_		x	×				同名	년 (F	5-2	2間)		
CSM-SAT領域	N.C.	_	_	×	×	×	×	×	×			× (	自⊐	ア内	のみ	参照	可)	
× 参照不可 □ L*-標刻化 ■ L*-#規出 ★ L*-移転 ● L*-供給 ○ L*-共存 ◎ L*-H   T	····(例外供出。 (例外うはウコード (ハーードドウコード) (ハーード・ (ハーード・ (ハーード (ハーード (高速)	ま キ c c c c c c c c c c c c c c c c c c	はいここここ	というなななるない。	7,保保保保保保	その作 E) E)-> E)-> E)->	也はr 自 Im 自 Sh	MA) vali ared ared	d+他1 L +他1	Mox Shi Shi	dify ared ared							

図 3.7: 論理メモリ空間とキャッシュの関係

に無効化され, DTU により L2 階層以下に対する読み出しまたは書き込みが行われる (■).

DSM 領域の L1 キャッシュの扱いは, OS 領域およびユーザ DDR 領域と同様である.ただし,注目コア からのアクセスはライトスルーとなり、ベクトルモードのアクセラレータによる書き込み(注目コアからの み可能)との整合がハードウェアにより保証(L1の内容無効化)される.また,他コアからの書き込み時 は他コアのL1はノンキャッシャブル,注目コアのL1は有効(ライトスルー)であるため,同様にハード ウェアによる L1 の内容無効化により整合性が維持される.

DSM-SAT 領域, CSM 領域, CSM-SAT 領域はノンキャッシャブルである.

#### DDR/DSM 領域の内部動作モデル 3.7

論理メモリ空間上の特定アドレスをコア間通信手段に用いる場合の内部動作モデルは DDR 領域と DSM 領域とで異なる.以後,書き込み側コアをA,読み出し側コアをB(別のクラスタ)とし,Bが所属するク ラスタに対応する DDR アドレスを用いてAとBが交互に動作する場合を想定する. DDR 領域ではL1/L2 キャッシュが共に有効であり, Aの書き込み先は自身の L1 キャッシュとなる(この時点ではまだ書き込み は行われない).後述するBの読み出し後はL1-TAGに Shared が表示されている.この情報を元に、Aか ら直下のL2バンクに対して他コアへの該当キャッシュライン無効化要求が送信される. Bが所属するクラ スタの L2 バンクでは, 該当 L2-TAG に Shared および L1 有効(各 L2-TAG は同一クラスタに所属する全 コアの L1-TAG 有効状態を保持)と表示されている<sup>3</sup>. Bの該当 L1-TAG にも Shared が表示されている. キャッシュライン無効化要求を受信したL2バンクでは、該当L2-TAGの状態に基づき、L2-TAGがInvalid に変更されるとともに, Bの該当 L1-TAG も Invalid に変更される (Shared の場合 Dirty ではないため内 容は破棄してよい).この後,Aの該当 L1 への書き込みが行われ L1-TAG が Modified に変更される.こ の状態では、A直下のL2バンクの該当L2-TAGはModifiedである.

<sup>3</sup>この構成を実現するために,必然的に L1 キャッシュは L2 キャッシュに対してインクルーシブでなければならない.

次に, Bが同一アドレスから読み出す場合, Bの L1 ではキャッシュミスが検出され同一クラスタ内の L2 バンクへ参照要求が発行され, さらに L2 バンクでもキャッシュミスが検出される. 該当する物理アドレ スはBが所属するクラスタに括り付けられているため, 直下の L2-DIR に問い合わせを行った結果, 有効な L2 キャッシュラインがA側の L2 バンクに存在することが判明する. さらにA側の L2 バンクに対して参照 要求を発行し, 読み出し結果を受信後, B側の L2-TAG は Shared に変更される. なお, A側の L2 バンク が参照要求を受信した時, 前述のように L2-TAG は Modified であるが, 有効な内容はAの L1(Modified) に存在する. このため, L1 に対して常に問い合わせを行い, L1 が Modified である場合には L2 に対して書 き戻しを行わせ, L2 を Owned 状態へ遷移する必要がある.

さて, Bに所属する実 DSM アドレスを用いてAとBが交互に動作する場合を想定する. 実 DSM 領域 では各コアに属する領域のみL1 キャッシュが有効であり, Aの書き込みは自身のL1 キャッシュを経由せず, 直接Bの実 DSM に対して行われる. この際, Bの該当 L1-TAG が検査され, 有効である場合は該当 L1 が 無効化され, Aからの書き込みデータが DSM に上書きされる.

次に, Bが同一アドレスから読み出す場合, BのL1ではキャッシュミスが検出され自身の実 DSM 領域 から読み出しが行われて該当L1 が有効化される<sup>4</sup>.

## 3.8 アクセラレータの動作モード

SAPP64の各コアに搭載されるアクセラレータでは、モデルに依存して、アレイモードおよびベクトル モード、または、いずれか1つの動作モードがサポートされる.アクセラレータを使用せず一般的なスカラ プロセッサとして機械語命令を順次実行するモードを非アレイモードと呼ぶ.プログラムは非アレイモー ドにより実行が開始され、アレイモード遷移命令またはベクトルモード遷移命令により各モードへ遷移す る.また、各遷移命令を実行後、最初に検出した無条件後方分岐により、非アレイモードへ復帰する.すな わち、プログラム中で両モードを切替えて使用することが可能である.最内ループを形成する同一の機械 語命令列に対して、アレイモード遷移命令を前置した場合はアレイ動作による高速実行、また、ベクトル モード遷移命令を前置した場合はベクトル動作による高速実行を試みる.ただし、最内ループを動的に解 析した結果、アレイ動作またはベクトル動作が困難であることが判明した場合には、当該モード遷移命令 は無視され、非アレイモードのまま命令実行が続行される.なお、モード遷移が可能であるための条件は、 各モードにより異なる<sup>5</sup>.

## 3.9 アレイモードアクセラレータの DDR/DSM 参照

アレイモードにあるアクセラレータはL1キャッシュの一部を本来のL1キャッシュとして使用し,残り を R/O の局所メモリとして使用する.前者の動作はアドレスによって異なっており,DDR 領域に対して はライトバック,DSM 領域に対してはライトスルーとなる(CSM 領域はL1キャッシュおよびアレイモー ドアクセラレータの対象外).図 3.8 の第1列および第2列は2つを比較したものである.アレイモードア クセラレータを起動する際に使用する DCPL 命令のうち FLUSH 機能は、ライトバックの場合にのみ有効 であり、ライトスルーの場合には無視される.すなわち、DSM 領域を使用することによりオーバヘッドを 減らすことができる.ただし、L1キャッシュと DSM に対する書き込み速度に差がある場合、ライトスルー 実現のためには DSM との間に FIFO を設ける必要があり、2つの性能差は縮まる.

<sup>&</sup>lt;sup>4</sup>前述のようなワード単位の DSM 領域制御プロトコルが実現可能であれば,DDR 領域における一般的な分散共有メモリプロトコ ルに比べてトラフィックおよびレイテンシを削減することができる.ただし,DDR 領域でのキャッシュライン単位の送受信プロトコ ルとは別に,ワード単位の送受信プロトコルが必要となり,組み合わせの増加によりハードウェア設計が複雑化する.もし,ワード単 位にAの状態をBに送信することが DSM の主要な用途であるならば,バリア同期機構として別空間を専用に設け,DSM 領域のワー ド単位転送機構を省略,すなわち,DDR 領域と同じ制御によりインプリメントすることにより,トラフィックとレイテンシは犠牲に なるがハード設計を楽にする方向も考えられる.

<sup>&</sup>lt;sup>5</sup>ハードウェアが自動的に最適なモードを選択する方法も考えられる.現状では、コンパイラがいずれかのモード遷移命令を選択 して前置しなければならない.


図 3.8: アレイモードアクセラレータの DDR/DSM 参照

## 3.10 アレイモードアクセラレータとDTUの連結

アレイモードアクセラレータは単独で L1 (ライトバック) と DDR 領域のデータ転送 (ストライドアク セスを含む)を伴う演算を担当できる (10.4 節「複数 PE 連携機能」に対応). 各アレイ動作全体の実行時 間は 1., 2., 3. の合計により律速される.

- 1. DCPL 命令発行 (L1 ⇒ DDR-X へ FLUSH) … 低速
- 2. DCPL 命令続き (DDR-A 領域⇒ L1(LDM)) … 低速
- 3. Array 実行 (L1(LDM) ⇒ L1) … 高速
- 4. DCPL 命令発行 (L1 ⇒ DDR-A へ FLUSH) … 低速
- 5. DCPL 命令続き (DSM-B 領域⇒ L1(LDM)) … 低速
- 6. Array 実行 (L1(LDM) ⇒ L1) … 高速

また、アレイモードアクセラレータが L1 (ライトスルー)と DSM の間のデータ転送(ストライドアク セスも可能であるが推奨しない)を伴う演算を担当し、DTUに L2/CSM と DSM の間のデータ転送(多様 なストライドアクセスが可能)を分離できる(10.5節「明示的並列プログラムの実行」に対応).ソフト ウェアは、次の手順によりデータ転送および演算を関連づけてオーバラップ動作させることができる。各ア レイ動作全体の実行時間は 1.と 4.の合計により律速され、演算とデータ転送をオーバラップ実行する分だ け、DDR 領域を対象とする前述の手順よりもスループットは高い.

1. DTU-READ 命令発行 (DDR/CSM-B 領域⇒ DSM-B) … 低速, ただし 2.-3. とオーバラップ動作

- 2. DCPL 命令発行 (DSM-A ⇒ L1(LDM)) … 高速 … 以前の CSM-A ⇒ DSM-A が終っているはず
- 3. Array 実行 (W.T. ベースの L1(LDM) ⇒ L1&DSM-A) … 高速
- 4. DTU-WRITE 命令発行 (DSM-A ⇒ DDR/CSM-A 領域) … 低速
- 5. DTU-READ 命令発行 (DDR/CSM-C 領域⇒ DSM-C) … 低速, ただし 6.-7. とオーバラップ動作
- 6. DCPL 命令発行 (DSM-B ⇒ L1(LDM)) … 高速 … 1. が終っているはず
- 7. Array 実行 (W.T. ベースの L1(LDM) ⇒ L1&DSM-B) … 高速
- 8. DTU-WRITE 命令発行 (DSM-B ⇒ DDR/CSM-B 領域) … 低速

関連制御レジス会	タ 保護	値の意味								
DTU.CONTRL	非特	0:転送開始 1:停止指示								
DTU.BLKTOP	非特	DSM内相対制御ブロック先頭アドレス								
DTU.CBLKAD	処理中制御ブロックアドレス(表示)									
DTU.CBLKST	非特	 処理中制御ブロック状況(表示)								
``````````````````````````````````````										
 DTB.NEXTAD	次のDSM	可相対制御ブロック先頭アドレス								
DIB.TRIGTY	当該ブロ	ック起動トリガ 0:無し 1:有り								
:	当該制御	ブロックの送受信指示								
、										
DTB.NEXTAD	00000000	(NULLにより終端)								
DIB.TRIGTY	当該ブロ	ック起動トリガ 0:無し 1:有り								
:										

図 3.9: DTU 制御レジスタと制御ブロック

## 3.11 コア間転送機構 (DTU)

コア間転送機構(DTU)は、DDR、DSM、CSM間のデータ転送を行うことができる.転送の際に使用 する制御レジスタおよび制御ブロックの内容を図 3.9 に示す.DTUには、送信および受信の際に各々使用 するアドレシング機能として、直接、間接、ストライド、2重ストライドが装備されている.

論理アドレスの解釈は、DTUを起動する実コアのアドレス変換機構に従う.複数の制御ブロックが連結さ れている場合でも、各々に記載される論理アドレスの解釈はDTU起動時のDDR-SAT、DSM-SAT、CSM-SATの内容に従うことに注意が必要である.なお、アドレス変換の保持は、DTU起動時のPEV.DDRSAT、 PEV.DDRPID、PEV.DSMSAT、PEV.DSMSPC、PEV.DSMPSZ、PEV.CSMSAT、PEV.CSMSPC、PEV.CSMPSZ の内部保持により行われるため、DTUの動作が終結するまでの間、DDRPID、DSMSPC、CSMSPCに対 応する各アドレス変換対を変更してはならない。DDR については DDR 領域内アドレスから得られる物理 DDR アドレスを使用する.物理 DDR アドレス空間は論理的に透過な L2 キャッシュにより高速化されてお り、DDR の内容と L2 キャッシュの内容はハードウェアにより整合性が維持される(L1 キャッシュの内容 も同様).DSM については実 DSM 予約空間内アドレスから得られる物理 DSM アドレスを使用する.物理 DSM は各物理コアに括り付けられており、L2 キャッシュは経由しないが各コアの L1 キャッシュは有効で ある.各コア毎の DSM の内容と L1 キャッシュの内容はハードウェアにより整合性が維持される.

## **3.12** DTUの内部動作モデル

DTU は各コアに装備されており、3.11 節に述べた DDR, DSM, CSM 間のデータ転送は、各メモリを 直接参照するのではなく、3.7 節に述べた各コアからの DDR, DSM, CSM 参照と同じ手順に従う. すなわ ち、キャッシュ階層を含む論理的に正しい Read/Write 動作がハードウェアにより保証される. このため、 DTU 転送の効率的利用のためには、キャッシュ整合性維持に関わる内部動作の理解が必要である.

## 3.13 バリア同期機構 (BAR)

プログラム実行開始後,あらかじめ,コアグループに属する1つまたは複数の実コアを指定することに よりサブコアグループを定義した上で,プログラム実行中の任意の時点で同一プロセスIDに属するサブコ アグループ全体の同期を確保する機構である.同期状態は0同期状態と1同期状態からなり,各実コアが現

関連制御レジスタ	保護	値の意味
PEV.CORMAP	特権	0:コア番号変換無効,1:コア番号変換有効
PEV.CORGRP[063]	特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効
BAR.CORSPC	非特	バリア空間 0:space#0, 1:space#1
BAR.CORMSK	非特	実コア番号バリアマスク(64bit) 0:同期対象外, 1:同期対象
BAR.CONTRL	非特	同期要求放送 0:0同期要求 1:1 同期要求
BAR.STATUS	非特	同期状態表示 00:非同期状態 01:未定義 10:0 同期状態 11:1 同期状態

図 3.10: BAR 制御レジスタ

在の同期状態を認識し,他の全コアに対して0同期または1同期のいずれかを指定して次の同期点到達を放 送することにより全体が同期する.使用する制御レジスタの内容を図3.10に示す.BAR.CORSPCおよび BAR.CORMSK によりバリア空間およびバリアマスク(サブコアグループ)を定義した上で BAR.CONTRL により同期要求を発行する.同期要求の送信先がサブコアグループのみか全コアとなるかはモデル依存であ る. BAR.STATUS には、BAR.CORSPC および BAR.CORMSK に基づく同期状態が表示される<sup>6</sup>.

#### 電力制御機構 3.14

DDR 単位, L2 バンク単位, 実コア単位, および, 実コアの各機能ユニット単位(浮動小数点演算機構, 実 DSM の各電源制御単位,各キャッシュ階層の各電源制御単位など)に電力制御機構が設けられる.制御 可能な動作状態には、電源遮断状態、記憶保持状態、低消費電力状態(複数段階)、通常状態がある、各状 態間の遷移は、自コアまたは他コアが発行する命令の実行による(自コアの電源遮断状態からの復帰は他コ アからのみ制御可能).また、コヒーレントキャッシュ制御機構も電力制御の対象となる.

#### 段階的評価プラットホーム 3.15

以上に述べた仕様の有効性を検証するためには、各レベルのシミュレータを開発することが有効である. 図 3.11 に、検証レベルとシミュレータの関係を示す。

<sup>&</sup>lt;sup>6</sup>バリア同期機構は,後述する監視条件の指定の有無に関連する. DSM 機構を用いた監視条件の指定により BAR 機構と同様の目 的を達成できるのであれば、BAR 機構は不要である.あるいは、前脚注のように BAR 機構のみで十分に目的を達成できる場合には、 DSM 機構を用いた監視機構は不要である.両者に各々得失があり、両機能が必要である場合には、10.5節のように両機能を併存させ る仕様となる. 一般に BAR 機構は監視条件を用いる場合に比べ,複数コアを一度に待ち合わせるオーバヘッドが小さいと考えられる.

	Inst.Level-Siml.	Inst.Level-Siml. +cycle数計算	RTL-Level-Siml (Verilog化レベル)	Parallel-Siml. (高精度・高速)
	目的:機能検証	目的:粗い性能見積	目的:詳細性能見積 ミニアプリ性能検証	目的:実機性能見積 実アプリ性能検証
1コア構成(アドレス変換機構なし)	第1段階		第3段階	
CC・ASM・DISASM・LD(Scalar命令) 論理メモリ空間DDR 疑似I/O(Host-Emulation) 一般命令 テストプロ	GNU既存 NAIST NAIST NAIST 後藤さんに提供	_	→ → → →ここの <b>TMP</b> に使用	(研究実績有)
1 クラスタ構成(モデル上は64コアキ	5可能・コア番号変換 第2段階 (H22年度末目標?)	機構・アドレス変換機構 	なし) 第4 段階 	
コアグループ I-2キャッシュ(I-2-DIR) 並列/単ーコア実行制御情報 DSM CSM DTU BAR テストプロ	NAIST HCU NAIST NAIST NAIST ??? 後藤さんに提供	_	→ → → → → →ここの <b>IMP</b> に使用	
4 クラスタ構成(6 4 コア忠実版・コフ	ア番号変換機構・アドし	 レス変換機構なし	第5段階 (H23年度中)	第6段階 (H23年度末に必要)
<b>L2-DIRECTORY</b> 電力制御機構	_	-	HCU ???	$\rightarrow$ $\rightarrow$
実機構成(コア番号変換機構・アドレス	ス変換機構あり)			
特権命令 空間保護機構 コア番号変換機構 DDRアドレス変換 DSM-SAT CSM-SAT I/O Firmware OS	製品化レベル (高速版)	-	-	製品化レベル (当面は対象外)

図 3.11: 検証レベルとシミュレータの関係

## 構成

#### 汎用レジスタ 4.1

32bit 汎用レジスタ(GR0-31), 4bit 条件コードレジスタ2本(ICC0, ICC1)を備えている.

#### メディア/浮動小数点レジスタ 4.2

32bit メディア/浮動小数点レジスタ(MR/FR0-31)を備えている.単精度浮動小数点数の形式(IEEE754 規格に準拠)は以下の通りである.ただし、単精度浮動小数点演算機能は、後述する C-RTL モデルにのみ 実装され, FPGA モデルおよび ASIC モデルには実装されない.

				符	号	$\cdots_{s}$	0:正数、		1:負数
				バ	イアス指数	····e	最小指数值	Ī:	0
							バイアス指	鑆:	1 - 254
31 30	23	22	0				最大指数值	Ī:	255
s	е	$f23 \leftarrow f \rightarrow f$	f1				バイアス値	Ī:	127
LI		乀:小数点		最	上位整数	$\cdots L$	e=0:		L=0
							0 < e < 25	55:	L=1
							e=255:		L=0
				仮	数	$\cdots_{\mathrm{f}}$			
不正規化数	数	_	符号付新	<b></b> て限大			符号付	ゼロ	
s	0:正数, 1:1	負数	s	1:0	三数, 1:負数		s	0:正	数,1:負数
е	e=0(最小排	皆数値)	е	e=:	255(最大指数	(値)	е	e=(	)(最小指数值)
L	(0)		L	(0)			L	(0)	
f	0 以外		f	0			f	0	
表現式	$(-1)^s * 2^-$	$^{-126} * (0.f)$	表現式	(-1	$)^s * \infty$		表現式	(-1	$)^{s} * 0$
正規化数			非数值						
s	0:正数,	1:負数	s		無意味				
е	0 < e <	255	е		e=255(最ナ	、指数値	直)		
L	(1)		L		(0)				
f	0または	:0以外	f		0以外				
指数範囲	$2^{-126} -$	$-2^{+127}$	割出し	型	f=0XXX	XXX			
仮数範囲	1(2	$(-2^{-23})$	非割出!	し型	f=1XXX	XXX			
表現式	$(-1)^{s} *$	$2^{e-127} * (1.f)$							

# 記憶

- 論理メモリ空間 5.1
- 5.2 DDR アドレス変換機構 (DDR-SAT)
- 5.3 DSM アドレス変換機構 (DSM-SAT)
- 5.4 CSM アドレス変換機構 (CSM-SAT)
- 5.5 キャッシュ

# 制御

#### **CPU**の動作状態 6.1

#### 制御レジスタの割り付け 6.2

各コアの制御レジスタは、物理メモリ空間および論理メモリ空間に共通のアドレスに配置される.制御 レジスタの実体はコア毎に独立であり、他コアの制御レジスタを直接参照することはできない.

## 6.3 リセット

アドレス (下位)	制御レジスタ名	保護	値の意味
0000	CCT.CORMSK	非特	実コア番号制御マスク(64bit) 0:制御対象外, 1:制御対象
0008	CCT.RQTYPE	非特	0:起動要求 1:停止要求
0010	CCT.SPINIT	非特	‰p初期値(DSM内相対共通アドレス)
0018	CCT.SPLIMT	非特	‰p下限値(DSM内相対共通アドレス)
0020	CCT.PSTART	非特	PC初期値(DDR3内共通開始アドレス)
0028	COT TRICAD	非特	sleen解除トリガ(白psm内相対アドレス)
0020	CCI.IRIGAD	非特	
0038	CCT TRICDT	非特	sleep  解除トリガ( 期待値または 任音値)
		9110	
0100	DTU.CONIRL	非特	0:転送開始 1:停止指示
0108	DTU.BLKTOP	非特	DSM内相対制御ブロック先頭アドレス
0110	DTU.CBLKAD	非特	処理中制御ブロックアドレス(表示)
0118	DTU.CBLKST	非特	処理中制御ブロック状況(表示)
0200	BAR.CORSPC	非特	バリア空間 0:space#0, 1:space#1
0208	BAR.CORMSK	非特	実コア番号バリアマスク(64bit) 0:同期対象外,1:同期対象
0210	BAR.CONTRL	非特	同期要求放送 0:0 同期要求 1:1 同期要求
0218	BAR.STATUS	非特	同期状態表示 00:非同期状態 01:未定義 10:0 同期状態 11:1 同期状態
0300	PEV.CORMAP	特権	0:コア番号変換無効,1:コア番号変換有効
0308	PEV.DDRSAT .DDRPID	特権	0:DDR-SAT無効, 1:DDR-SAT有効 DDR-SAT連想検索に使用するプロセスID
0310	PEV.DSMSAT .DSMSPC .DSMPSZ	特権	0:DSM-SAT無効, 1:DSM-SAT有効 DSM-SATに使用するDSM-SAT制御レジスタ群番号 0:space#0, 1:space#1 DSM-SATのページサイズ 0:4KB, 1:16KB, 2:64KB, 3:256KB, 4:1MB
0318	PEV.CSMSAT .CSMSPC .CSMPSZ	特権	0:CSM-SAT無効, 1:CSM-SAT有効 CSM-SATに使用するCSM-SAT制御レジスタ群番号 0:space#0, 1:space#1 CSM-SATのページサイズ 0:4KB, 1:16KB, 2:64KB, 3:256KB, 4:1MB
		44.15	=0.7m
1000	PEV.TCAM00	│狩権	V,WP,C,PID, 論坦ADDR, TC, 彻坦DDR-ADDR, MASK
1FF0	PEV.TCAMFF	44.15	
2000	PEV.CORGRP00	│特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効
21F8	PEV.CORGRP63		

図 6.1: 制御レジスター覧

# 割り込み

## -般命令

#### FRV 命令形式 8.1

FRV 命令形式のうち, SAPP64 において使用する命令を列挙する.

#### SPARC 命令形式 8.2

SPARC-V9 命令形式のうち, SAPP64 において使用する命令を列挙する.

#### 命令グループ0 8.2.1

illtrap, bpcc, bicc, bpr, sethi, fbp, bfcc

#### 命令グループ1 8.2.2

 $\operatorname{call}$ 

#### 命令グループ2 8.2.3

add, and, or, xor, sub, andn, orn, xnor, addc, mulx, umul, smul, subc, udivx, udiv, sdiv, addcc, andce, orce, xorce, subce, andnee, ornee, xnorce, addece, umulce, smulce, subcec, udivec, sdivee, sll, srl, sra, rdy, movcc, sdivx, popc, movr, wry, float, fcmp, vis, jmpl, return, ticc, flush, save, restore

#### 命令グループ3 8.2.4

lduw, ldub, lduh, ldd, stw, stb, sth, std, ldsw, ldsb, ldsh, ldx, ldstub, stx, lduwa, ldf, lddf, stf, stdf, cas, casx

#### その他の命令 8.2.5

fmadd, fnmadd, fmsub, fnmsub

	31	30 29	28 2	72	6 25	24	23	22	21	20	19	18	17 :	16	15 1	4 1	3 12	11 10	9	8	7	6	5	4	3	2	1	0	備考
fbæ		ADD ADDcc ADDx ADDX SUBx SUBx SUBx SUBx SUBx SUBx SUBx SUBx	Rk Ri+Rj- Ri+Rj- Ri+Rj- Ri-Rj- Ri-Rj- Ri-Rj- Ri-Rj- Ri-Rj- Ri- Rj- Ri- Rj- Ri- Rj- Ri- Rj- Ri- Rj- Ri- Rj- Ri- Rj- Rj- Rj- Rj- Rj- Rj- Rj- Rj- Rj- Rj		90, 90, 90, 90, 90, 90, 90, 90, 90, 90,				Example 2			0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1			Rİ			icc 0 0/1 0 0/1	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	sc 0 0 0 1 1 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 0 0 0 0	P     0       0     1       0     1       0     1       0     1       0     1       0     1	0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0			Rj				★アレイ時自己更新可 ★アレイ時自己更新可 ★アレイ時自己更新可 ★アレイ時自己更新可
fimm10		SRAcc ADDIcc	Ri>Rj· Rk Ri+#s:	->Rk	Rk,cc	0	0	0	0 ppcdi 0	0	0	1			Ri			0 0/1 icc 0 0/1	i	1	ŏ	1 #s10	)					_	
		ADDXI ADDXICC SUBICC SUBXI SUBXICC ANDICC ORICC XORICC SILICC SILICC SILICC	Ri+#s Ri+#s Ri-#s Ri-#s Ri-#s Ri&#s Ri/#s Ri/#s Ri/#s Ri<#s Ri>#s	10- 10- 10- 10- 10- 10- 10- 10-	Rk Rk, CC Rk, CC		0 0 0 1 1 1 1 1	1 1 1 0 0 0 0 0	0 0 0 0 0 0 0 1 1 1	0 1 1 0 0 1 0 0 1	1 0 1 0 1 0 0 1 0	0 1 0 1 1 1 1 1 1 1						0 0/1 0 0/1 0 0/1 0 0/1 0 0/1 0 0/1 0 0/1 0 0/1 0 0/1 0 0/1											
fim12		ADDI SUBI ANDI ORI SILI SILI SILI SILI IJSBI IJSBI IJDBI IJDFI IJDFI STBI STBI STBI STBI	Rk Ri+#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s: Ri2#s:	12->> 12->> 12->> 12->> 12->> 12->> 12->> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s12]-> s1	RkRkRkRkRkRkRkRkRkRkRkRkRkRkRkRkRkRkRk	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1	0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0	1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1	ppcd 0 0 0 0 1 1 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0100100011000011	00010001010100110	0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			Rì							#s12	2						
fsop6		LDSB LDUB LDUH LDUH LDF STB STH STH STH STH STH STH MUL MUL MUL MUL MUL MUL MUL MUL MUL MUL	Rk [Ri+R; [Ri+R; [Ri+R; [Ri+R; [Ri+R; [Ri+R; [Ri+R; [Ri+R;]] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] Rk->[I] R	j]->> j]->> j]->> j]->> j]->> j]->> j]->> j]->> j]->> ki:k:k:k:k:k:k:k:k:k:k:k:k:k:k:k:k:k:k:	Rk R	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	2 ppccd 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1	$1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 1 \\$	0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			Ri			0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	sc 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0	PP 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0			Rj				★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★
fmov		MOVGS MOVSG	Rk Rj->Rl Rk.Sr·	k.Sr ->Rj		0 0	0 0	0 0	oped 0 0	0 0	1 1	1 1			Sr			0 0 0 0	sc 0 0	20 1 1	1 1	0 1			Rj				★ SPR256:10C0 ★ SPR257:10C1 ★ SPR272:LR
fset		SETLO SETHI SETLOS	Rk #u16,H #u16,H #s16,H	Rk Rk Rk		0 0 0	1 1 1	1 1 1	npcd 1 1 1	1 1 1	0 1 1	1 0 1										inml	.6						
fbrc		co Bicc ic	nd c.labei	1 0	icc 0 0/1	0	0	0	opcd 0	1	1	0	hin	ŧ								imml	.6						
fblr		CO BiccLR	nd icc		icc 0 0/1	0	0	0	opcd 1	1	1	0	hint sop imm12																
fjmp		JMPL CALLL	 Ri+Rj Ri+Ri		1i 0 1	0	0	0	opcd 1	1	0	0			Ri					-					Rj				
fcall		CALL	immhi label			0	0		opcd 1	1	1	1						1				inml	0					╡	
ftrp		co TIicc	nd Ri+im	m (	icc 0 0/1	0	0	1	pod 1	1	0	0			Ri							imml	2						(swi命令)
fcst		CMOVE CST	Rk !cond?I !cond?I	Ri:R; Rk->I	j->Rk Ri+Rj	1 1	1 1	0	oped 0 0	1 1	0 0	1			Ri			00 (1000) (1000)	nd 固定) 固定)		oj 1 1	ре 0 0			Rj				★非互換(元はCSWAP) ★非互換(ICC0のみ)

表 8.1: 一般命令

	31	30 29 28 27 26 25	24 23 22 21 20 19 18	17 16 15 14 13 12	11	10	98	7	6	5 4 3 2 1 0	備考
<b>6</b> 00-24-0		<b>14</b> -	لمحم	Mi (~1)						Mi (ime (-2))	
Imedia		MK MNOPO MSLL Mi,imm->Mk drv = ((sl&0xffff0000	opca 1 1 1 1 1 1 0 1 1 1 1 1 0 ((s1< <s2)&0x0000ffff)< td=""><td>M1(S1) ; /* immediate */</td><td>0 0</td><td>0 0</td><td>sop 0 ( 0 (</td><td>0</td><td>0 1</td><td>MJ/1mm(S2)</td><td>UL16bitシフト</td></s2)&0x0000ffff)<>	M1(S1) ; /* immediate */	0 0	0 0	sop 0 ( 0 (	0	0 1	MJ/1mm(S2)	UL16bitシフト
		MSRL Mi,imm->Mk drv = ((sl>>s2)&0xfff	1 1 1 1 1 1 0 f0000) ((s1&0x0000ffff)>>s2)	; /* immediate */	0	0	0 0	) 1	0		UL16bitシフト
		MSRA Mi,imm->Mk drv = (((int)sl>>s2)&	1 1 1 1 1 1 0 0xffff0000) (((int)(s1<<16)>	>(16+s2))&0x0000ffff); /	0 * imm	0 ediat	0 ( æ*/	) 1	1		UL16bitシフト
		MB2H Mi->Mk drv = s2==0?((s1<<8)&	1 1 1 1 1 1 0 0x00ff0000) (s1&0x000000ff):	((s1>>8)&0x00ff0000) ((s	0 1>>16	0 )&0x0	000000	0 (ff)	0		
		MH2B Mi->Mk drv = s2==0?(((s1>>16 :(((s1>>16)<	1 1 1 1 1 1 0 )<0x100?(s1>>16)&0xff:255)<< 0x100?(s1>>16)&0xff:255)<<24	8) (((s1&0xffff)<0x100? ) (((s1&0xffff)<0x100?(s	0 (s1&0 1&0xf	0 xffff fff)&	0 1 3&0xf 0xff:	. 0 f:255) 255)<<	1 ) 16);	,	
		MSUML Mi->MkL drv = ((s1>>16)+(s1&0	1 1 1 1 1 1 0 xffff))&0xffff;		0	0	0 1	. 1	0		U16+L16->L16
		MSUMH Mi->MkH drv = (sl&0xffff0000)	1 1 1 1 1 1 0 +(sl<<16);		0	0	0 1	. 1	1		U16+L16->U16
		MH2BD Mi,Mj->Mk drv = (((s1>>16)<0x10  (((s2>>16)<0x10	1 1 1 1 1 1 0 0?(s1>>16)&0xff:255)<<24) (( 0?(s2>>16)&0xff:255)<< 8) ((	(s1&0xffff)<0x100?(s1&0x (s2&0xffff)<0x100?(s2&0x	0 ffff) ffff)	0 &0xff &0xff	1 ( :255) :255)	0 <<16)	0		
		MSAD Mi,Mj->Mk drv = ((ad(s1&0xff000	1 1 1 1 1 1 0 000,s2&0xff000000)>>8)+ad(s1	&0xff0000,s2&0xff0000))	0 ((ad(	0 s1&0x	1 ( ££00,	0 s2&0xf	1 £00)	>>8)+ad(s1&0xff,s2&0xff	SAD(8/8/8/8)->L16 ));
		MSADD Mi,Mj->Mk tl = ((int) sl >> t2 = ((int)(sl<<16)> drv = (tl<<16) (t2&0x	1 1 1 1 1 1 0 >16)+((int) s2 >>16); if >16)+((int)(s2<<16)>>16); if ffff);	((int)t1>(int)0x00007ff ((int)t2>(int)0x00007ff	0 f)t1 f)t2	0 = 0x = 0x	1 ( 7fff; 7fff;	) 1 if (( if ((	0 int) int)	tl<(int)0xffff8000) t1 t2<(int)0xffff8000) t2	UL16bit符号付加算 = 0x8000; = 0x8000;
		MSSUB Mi,Mj->Mk tl = ((int) sl >> t2 = ((int)(sl< <l6)> drv = (tl&lt;<l6) (t2&0x< td=""><td>1 1 1 1 1 1 0 &gt;16)-((int) s2 &gt;&gt;16); if &gt;16)-((int)(s2&lt;&lt;16)&gt;&gt;16); if ffff);</td><td>((int)t1&gt;(int)0x00007ff ((int)t2&gt;(int)0x00007ff</td><td>0 f) t1 f) t2</td><td>0 = 0x = 0x</td><td>1 ( 7fff; 7fff;</td><td>) 1 if(( if((</td><td>1 int) int)</td><td>)t1&lt;(int)0xffff8000) t1 t2&lt;(int)0xffff8000) t2</td><td>UL16bit符号無減算 = 0x8000; = 0x8000;</td></l6) (t2&0x<></l6)>	1 1 1 1 1 1 0 >16)-((int) s2 >>16); if >16)-((int)(s2<<16)>>16); if ffff);	((int)t1>(int)0x00007ff ((int)t2>(int)0x00007ff	0 f) t1 f) t2	0 = 0x = 0x	1 ( 7fff; 7fff;	) 1 if(( if((	1 int) int)	)t1<(int)0xffff8000) t1 t2<(int)0xffff8000) t2	UL16bit符号無減算 = 0x8000; = 0x8000;
		MUADD Mi,Mj->Mk tl = ( sl >>16)+ t2 = ((sl<<16)>>16)+ drv = (tl<<16) t2;	1 1 1 1 1 1 0 (s2 >>16); if (t1>0x000 ((s2<<16)>>16); if (t2>0x000	Offff) tl = 0xffff; Offff) t2 = 0xffff;	0	0	1 1	. 0	0		UL16bit符号付加算
		MUSUB Mi,Mj->Mk tl = ( sl >>16)- t2 = ((sl<<16)>>16)- drv = (tl<<16) t2;	1 1 1 1 1 1 0 (s2 >>16); if (t1>0x000 ((s2<<16)>>16); if (t2>0x000	0ffff) t1 = 0x0000; 0ffff) t2 = 0x0000;	0	0	1 1	. 0	1		UL16bit符号無減算
		MMUL Mi,Mj->Mk tl = (( sl >>16) t2 = (((sl<<16)>>16) drv = (tl<<16) t2;	1 1 1 1 1 1 0 &0x3ff)*(s2&0x1ff); if (t1>0 &0x3ff)*(s2&0x1ff); if (t2>0	x0000ffff) t1 = 0xffff; x0000ffff) t2 = 0xffff;	0	0	1 1	. 1	0		UL8bit*9bit->UL16bit
		MOR Mi Mj->Mc MAND MigMj->Mc MXOR Mi^Mj->Mc BCNT Mi,Mj->Mc drv = ((sl&0xff000000  ((sl&0x0000ff00)	1 1 1 1 1 1 0 1 1 1 1 1 1 0 )+(((s2c0xff00000)!=0)<24) )+(((s2c0x000ff00)!=0)<<8)	) ((s1&0x00ff0000)+(((s2 ) ((s1&0x000000ff)+(((s2	0 0 0 &0x00 &0x00	1 1 1 ff000	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1=0	0 0 1 1 0 ()<<16)	0 1 0 1 );		Bytewise Count Non0
		CSET Mi,Mj->Mk drv = (s1 <s2)?0:0xff;< td=""><td>1 1 1 1 1 1 0</td><td></td><td>0</td><td>1</td><td>0 1</td><td>. 0</td><td>0</td><td></td><td>Compare and Set</td></s2)?0:0xff;<>	1 1 1 1 1 1 0		0	1	0 1	. 0	0		Compare and Set
		PMIN2 Mi,Mj->Mk drv = ((sl&0xff000000  ((sl&0x0000ff00	1 1 1 1 1 1 0 )<(s2&0xff00000)?(s1&0xff00 )<(s2&0x0000ff00)?(s1&0x0000	0000):(s2&0xff000000)) ( ff00):(s2&0x0000ff00)) (	0 (s1&0 (s1&0	1 x00ff x0000	1 1 20000) 000ff)	. 1 <(s2&0 <(s2&0	0 100x 000x	f0000)?(s1&0x00ff0000): 0000ff)?(s1&0x000000ff):	Bytewise Select MIN (s2&0x00ff0000)) (s2&0x000000ff));
		PMAX2 Mi,Mj->Mk drv = ((sl&0xff000000  ((sl&0x0000ff00	1 1 1 1 1 1 0 )>(s2&0xff000000)?(s1&0xff00 )>(s2&0x0000ff00)?(s1&0x0000	0000):(s2&0xff000000)) ( ff00):(s2&0x0000ff00)) (	0 (s1&0 (s1&0	1 x00ff x0000	1 1 20000) 000ff)	1 >(s2&0 >(s2&0	1 x001 x000	f0000)?(s1&0x00ff0000): 0000ff)?(s1&0x0000000ff):	Bytewise Select MAX (s2&0x00ff0000)) (s2&0x000000ff));
		MMIA Mi,Mj,Mk->Mk tl = ((sl >>16) t2 = (((sl<<16)>>16) s2 = (tl<<16) t2; tl = (s2 >>16)  t2 = ((s2<16)>>16)  drv = (tl<<16) t2;	1 1 1 1 1 1 0 60x3ff)*(s2&0x1ff); if (t1>0 &0x3ff)*(s2&0x1ff); if (t2>0 (s3 >>16); if (t1>0x000 ((s3<<16)>>16); if (t2>0x000	x0000ffff) t1 = 0xffff; x0000ffff) t2 = 0xffff; 0ffff) t1 = 0xffff; 0ffff) t2 = 0xffff;	1	0	0 0	0	0		MUL+ADD
		PMIN3 Mi,Mj,Mk->Mk tl = ((sl&0xff000000  ((sl&0x0000ff00 drv = ((tl&0xff000000  ((tl&0x0000ff00	1 1 1 1 1 1 0 )<(s2&0xff00000)?(s1&0xff00 )<(s2&0x0000ff00)?(s1&0x0000 )<(s3&0xff000000)?(t1&0xff00 )<(s3&0x0000ff00)?(t1&0x0000	0000):(s2&0xff000000)) ( ff00):(s2&0x0000ff00)))( 0000):(s3&0xff000000))( ff00):(s3&0x0000ff00)) (	1 (s1&0 (s1&0 (t1&0 (t1&0	0 x00ff x0000 x00ff x0000	0 0 0000) 000ff) 0000)	) 0 <(s2&0 <(s2&0 <(s3&0 <(s3&0	0 100x 100x 100x 100x	ff0000)?(s1&0x00ff0000): 000ff)?(s1&0x00000ff): ff0000)?(t1&0x00ff0000): 000ff)?(t1&0x000000ff):	Bytewise Select MIN (s2&0x00ff0000)) (s2&0x000000ff)); (s3&0x00ff0000)) (s3&0x000000ff));
		PMID3 Mi,Mj,Mc->Mc tl = ((sl&oxff00000 ) ((sl&oxff000000 ) ((sl&ox000ff00) t2 = ((sl&oxff00000 drv = ((sl&oxff00000 drv = ((sl&oxff00000 ) ((sl&oxff00000 ((sl&ox00ff000) ((sl&ox000000ff0)	1 1 1 1 1 0 )<(32&0xff00000)?(31&0xf00) )<(32&0xf000ff00)?(31&0xff00) )>(32&0xff00000)?(31&0xff00) )>(32&0xff00000)?(11&0xff00) )>(32&0xff00000)?(11&0xf00) )<(11&0xff0000)?(11&0xf00) )>(11&0xff0000ff0)?(11&0x0000) )>(11&0xf00ff0)?(11&0x0000) )>(11&0xf00000ff0)?(11&0x0000)	0000): (s2&0xff000000))   ff00): (s2&0x0000ff00))   ff00): (s2&0x0000ff00))   ff00): (s2&0x00000ff00)) ( 0000): ((s3&0x0ff00000)< 0000): ((s3&0x000ff000)< ff00): ((s3&0x0000ff00)< 00ff): ((s3&0x0000ff)<	1 (s1&0 (s1&0 (s1&0 t2&0x t2&0x t2&0x t2&0x	0 x00ff x0000 x00ff x0000 ff000 00ff0 000ff 0000f	0 0 000ff) 000ff) 000ff) 0000) 0000) 0000) 0000) 0000) 0000) 0000) 0000) 0000) 0000) 0000) 0000) 00000) 000000 000000 000000 000000 000000	0 <(s2&0 <(s2&0 >(s2&0 >(s2&0 >(s2&0 >(s3&0x (s3&0x (s3&0x (s3&0x))	0 100x 100x 100x 100x 100x 1100 0000	<pre>Ef0000)?(s1&amp;0x00ff0000): 0000ff)?(s1&amp;0x000ff0000): 0000ff)?(s1&amp;0x00ff0000): 00000):(s2&amp;0x0ff000000ff)); 00000):(c2&amp;0x0ff0000000)) 00000):(c2&amp;0x00ff0000)) 000f0):(c2&amp;0x000ff000))) 000ff):(c2&amp;0x0000ff000))</pre>	<pre>Bytewise Select MID (s2&amp;0x00ff0000)) (s2&amp;0x0000ff)); (s2&amp;0x0000ff)); (s2&amp;0x000ff0000)) (s2&amp;0x00000ff)); ;</pre>
		PMAX3 Mi,Mj,Mk->Mk tl = ((sl&0xff000000  ((sl&0x0000ff00 drv = ((tl&0xff000000  ((tl&0x0000ff00	1 1 1 1 1 0 )>(s2&0xff00000)?(s1&0xff00) )>(s2&0x0000ff0)?(s1&0xff00) )>(s3&0xff000000)?(t1&0xff00) )>(s3&0x0000ff00)?(t1&0x0000)	0000):(s2&0xff000000))) ff00):(s2&0x0000ff00))) (0000):(s3&0xff000000))) ff00):(s3&0x0000ff00)))	1 (s1&0 (s1&0 (t1&0 (t1&0	0 x00ff x0000 x00ff x000f	0 0 (0000) (000ff) (0000) (000ff)	) 0 >(s2&0 >(s2&0 >(s3&0 >(s3&0	0 100x 100x 100x	ff0000)?(s1&0x00ff0000): 0000ff)?(s1&0x000000ff): ff0000)?(t1&0x00ff0000): 0000ff)?(t1&0x000000ff):	Bytewise Select MAX (s2&0x00ff0000)) (s2&0x000000ff)); (s3&0x00ff0000)) (s3&0x000000ff));

表 8.2: メディア命令

31 30 29 28 27 26 25 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 54 3 2 1 0 備考 24 opcd 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 
 scop

 0
 0
 0

 0
 1
 0

 0
 1
 1

 0
 1
 1

 1
 0
 0

 1
 0
 0
 fmedia Mk Mi Mj/imm Mk FNOP FNEG Mj->Mk FABS Mj->Mk FADD Mi,Mj->Mk FSUB Mi,Mj->Mk FNUL Mi,Mj->Mk FDIV Mi,Mj->Mk 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 Mk CFMOV !cond?Mi:Mj->Mk Mi Мj fcst opcd 1 1 0 1 1 1 0 cond (ICC0固定) ope 01 ★非互換(元はCFDIV)

表 8.3: 浮動小数点命令

|--|

複合 Mic opod Mi sop Mj/imm FMADD FMSUB FNASDB FNASDB FNASDB FNASDB	

# 制御命令

# プログラムの実行

#### 命令の実行(非アレイ動作) 10.1

命令列を通常の方法により実行する動作状態を非アレイ動作と呼び、後述するアレイ動作およびベクト ル動作とは区別する.非アレイ動作において SAPP は、前述した一般命令、メディア命令、浮動小数点命 令等の全てを実行することができる.

#### 命令の実行(アレイ動作) 10.2

本書の冒頭に述べたように、SAPPの目的は、既存命令を用いてベクトル演算の多重度を超える高い並列 度を達成することである.このために、VLIW に合わせた演算器構成を1次元方向に拡張した演算器ネット ワークを稼働させて並列処理を行う.アレイ動作とは、拡張部分が動作している状態の総称であり、DCPL 命令の検出を契機とする,L1 キャッシュの way0 に対する FLUSH (DSM 領域では NOP), way0 を含む 各 way に対する PREFETCH, 演算器ネットワーク設定のための命令デコード, L1 キャッシュの連続読み 出し動作と演算結果の格納,非アレイ動作への復帰の各フェーズからなる.本節では各フェーズの動作につ いて詳細に説明する.

なお、VLIW が規定されていない SPARC アーキテクチャの場合、アレイ動作が期待される命令区間に ついては、LD 命令が VLIW を形成する先頭命令と解釈する. LD 命令を使用しない VLIW を記述可能と するために、NOP を表現可能な LD 命令が別途定義される. 1 つの VLIW 命令にはモデルに依存して最大 8命令を指定することができる.ただし、命令グループ毎の上限および配置可能な VLIW 中の位置は以下 の通りであり、複数グループに属する命令を混在させる場合には、以下の優先順位により先頭から記述しな ければならない.また、メディア+メディア、または、浮動小数点演算+メディアの組において、第1命令 では3個までの任意のソースレジスタを指定できるものの, 第2命令は第1命令において指定済みのソース レジスタしか指定できない制限がある.

L/S グループから1命令 VLIW の先頭位置(第0命令位置)にのみ配置可能

ロード/ストア, SWI, DCPL, ICPL

整数グループから3命令 VLIW の第0命令位置から第3命令位置に配置可能

整数加減乗算,論理演算,シフト演算,比較演算,選択演算,MOV/SET 演算

- メディアグループから2組 VLIW の第0命令位置から第7命令位置に配置可能
- 各組はメディア+メディア,または,浮動小数点演算+メディアから構成
- 分岐グループから1命令 VLIW の第0命令位置から第7命令位置に配置可能

条件分岐命令, 無条件分岐命令, CALL 命令, JMP 命令

ところで、VLIW では一般に、同一 VLIW 命令に属する全命令が一斉にソースレジスタの内容を取り 出し、結果を一斉に書き込むことを前提に、同一 VLIW 命令内の異なる命令において同一レジスタに対す る読み書きを指定することが可能である.しかし,SAPP64では,そもそも非アレイ動作がVLIW 実行を サポートしている場合を除き,前述した VLIW 解釈に基づいて同一 VLIW に属すると見なされる各命令を

31	. 30 2	9 28 3	27 26	25	24	23	22 21	. 20	19	18	17 16	15	14 13	12	11	10	9 E	7	6	: !	54	3	2	1	0	
)命令 0/	1 DCPL		,Rp,#lk	lk	0	0	opo 0 (	nd 0 0	1	1		RO			1	1	sop 0 1	. 0	0			Rp	,			
1 命令 0/1 0/1	'1 ADDI '1 SUBI	dist R1,# R1,#	l s12,dist s12,dist	tl tl	0 0	0 0	opo 1 ( 1 (	d 0	0 0	0 0		Rl			#s12											
2 命令 0/ 0/	'1 ADDI '1 SUBI	dist: R2,# R2,#	2 s12,dist s12,dist	t2 t2	0 0	0 0	opo 1 ( 1 (	d 0	0 0	0 0		R2							#s	12						
3 命令 1 1	. ADDI . SUBI	dist R3,# R3,#	3 s12,dist s12,dist	±3 ±3	0 0	0 0	opo 1 ( 1 (	d 0 1	0 0	0 0		R3							#s	12						
<ul> <li>i FLUSH/PREFEICUS)まにNUS # NEW Y=7 ( ) (当該命令美行時, way 22-15 がら以降のLUIC XJ 9 らば気は併除される))</li> <li>i FLUSH/PREFEICUS)ま(i way 2-15</li> <li>i FLUSH/PREFEICUS)</li> <li>i FLUSH/PREFEICUS)</li> <li>i FLUSH/PREFEICUS)</li> <li>i way 00 FLUSH/PREFEICUS)</li> <li>i way 00 FLUSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/PREFEICUS/pluSH/pluSH/pluSH/pluSH/pluSH/pluSH/pluSH/pluSH/pluSH/pluSH/pluSH/pluSH/p</li></ul>																										
#1k, p	num, rn 0 1 >1 >1 >1 >1 >1 >1 >1 >1 >1	umの組み + 1 - 0 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1	合わせイ 『アレレイ』 『アレレイ』 『アレレイ』 『アレレイ』 』 ひた#=0の 該 subci 該 subci	に 動動動動動動 DD####	る 復復復復復 な は は は に い い い い い い い い い い い い い	作 way( way( way( way( ····································	3/5-7 ははpnmの はpnmの #11k= 転転転 転転転	7/9-11 ワーワーワ co作作作 We we	にみ分から が FFFF すすははは は ない 200 200 200 200 200 200 200 20	j TUSH TUSH TUSH TUSH 1 J pnum	PREFETC (r_and_ (r_and_ (r_and_ (r_and_ ワードク フードク	Hのみ w=1の場 w=1の場 w=1の場 シFLUSH テFLUSH	合は弓 合は弓 合は弓 (r_and (r_and (r_and	続きき  続き  線=10  w=10	PREFI PREFI PREFI DB場合	<b>ETCH)</b> ETCH) ETCH) ETCH) ETCH) は引 は引	, way] , way] 続きPF 続きPF	3/5 3/5 EFET EFET	-7/9 -7/9 CH) CH), CH),	-11 -11 way	1 mu 1 mu /1-3/2	nワー   nワー   5-7/9- 5-7/9-	×分開 ×分開 -11はn -11はn	EFET EFET mum5	CH CH 7 — ド分野 7 — ド分野	EFET
subc#0	の記述順	と動作																								
例1) 衫	刃段から DCPL # DCPL # DCPL # DCPL #	way0-3を lk=0 sul lk=0 sul lk=1 sul	:伝搬,う cc#=0 we cc#=1 we bc#=2 we	途中/ ay0-3 ay5-7 ay9-1	からい 3 FT 7 PT 11 PT	vay5- JUSH/ REFEI REFEI	7/9-11 PREFE CH指示 CH指示	を各 CH指	々伝掛 示	般さt	せる場合															
例2)	刃段から DCPL # DCPL # DCPL #	最終段ま lk=0 sul lk=0 sul lk=1 sul	でway0 bc#=2 wa bc#=1 wa bc#=0 wa	-3を1 ay9-1 ay5-7 ay0-3	伝搬; 11 PF 7 PF 3 F1	させ, REFEI REFEI LUSH/	途中的 CH指示 CH指示 PREFE	受でwa CHH指	<b>iy5-7</b> ⊼	/9-1	1をラン	ダムア・	クセス	する	易合											

図 10.1: DCPL 命令

記述順に1命令ずつ実行しても同一の結果が得られるよう、レジスタの依存関係を考慮して記述しなければ ならない(SPARCアーキテクチャの場合が該当する).この制限により、VLIW 解釈およびアレイ動作を 前提に記述された命令列をハードウェア資源の不足やデバッグを理由に逐次実行の非アレイ動作により実行 した場合でも同じ演算結果を得ることができる<sup>1</sup>.

## 10.2.1 DCPL 命令の検出

SAPPは、DCPL 命令を含む VLIW 命令の検出を契機として、非アレイ動作からアレイ動作へ遷移する. DCPL 命令を含む VLIW 命令内において、DCPL 命令と同時に指定可能な一般命令は ADD または SUB に制限されており、VLIW 全体としてアレイ動作を指示する. 図 10.1 に DCPL 命令を含む VLIW 命令の 詳細を示す. なお、DCPL 命令を NOP と見なし非アレイ動作を継続しても正しい結果が得られる.

第0命令位置の DCPL 命令には#subc, #lk, R0, Rp の4つのオペランドがある. subc#に0を指定し

<sup>&</sup>lt;sup>1</sup>元々VLIW である命令列をアレイ実行するのに対し, VLIW でない命令列をまず VLIW 解釈した後にアレイ実行する方法は, 逐 次実行時の効率が低下する. 例えば (LD[A]  $\Rightarrow$  X,A=A+4); (LD[B]  $\Rightarrow$  Y,B=B+4);(LD[C]  $\Rightarrow$  Z,C=C+4,P=X\*J); という命令列 (VLIW  $\times$  3) は, 先頭から 1 命令ずつ逐次実行しても演算結果と命令数は同じであるが, (LD[A]  $\Rightarrow$  X);(LD-nop);(LD-nop,P=X\*J); という命令列 (VLIW  $\times$  3) は, VLIW 解釈の先頭を指示するために LD-nop 命令を追加しており, 逐次実行の際に 2 命令の無駄が 生じる. LD-nop を省略した場合, 逐次実行時の演算結果は同じであるが, VLIW 解釈では X\*J に使用される X の値が LD[A] 以 前の値となるため演算結果が不正となる.

た場合、第0命令はway0、第1命令から第3命令はway1-3のいずれかに対応する PREFETCH 情報とし て使用される.具体的には,各命令は way1-3 に直接対応せず,既に way1-3 のいずれかに PREFETCH 済 みの場合,当該命令は無視され,PREFETCHが必要な場合,way1-3のうち最も古くPREFETCHを行っ た way が格納先として選択される. subc#に 1, 2, 3 を指定した場合, 第1 命令から第3 命令はモデル依 存の段(標準では先頭を第1段とした場合の第10段/第19段/第28段)に属する way5-7, 9-11, 13-15 のいずれかに対応する PREFETCH 情報として使用される.具体的には,各命令は way5-7, 9-11, 13-15 に直接対応せず,既に wav5-7, 9-11, 13-15 のいずれかに PREFETCH 済みの場合,当該命令は無視され, PREFETCH が必要な場合,wav5-7,9-11,13-15のうち最も古く PREFETCH を行った wav が格納先と して選択される. #lk に 0 が指定されている場合, FLUSH/PREFETCH 動作のみを行い, 次命令から直 ちに非アレイ動作に復帰する.#lkに1が指定されている場合,FLUSH/PREFETCH動作の完了時に演 算器ネットワークを利用した演算動作へ遷移する. R0 には, way0 に対する FLUSH/PREFETCH の先頭 アドレス (addr0) を保持するレジスタ番号を指定し、Rp には、FLUSH/PREFETCH 動作の詳細を保持す るレジスタ番号を指定する. Rpの内容は5個のフィールド(r\_and\_w, dir, drp0, pnum, rnum)から構 成されている. r\_and\_w に 0 を指定した場合, addr0 から pnum により指定されたワード数の範囲(方向は dir により指定)に対応する way0 の内容が FLUSH される (DSM 領域では NOP). r\_and\_w に 1 を指定 した場合, FLUSH 動作に続き addr0 から pnum により指定されたワード数が way0 に PREFETCH され る. drp0 は way0 において FLUSH/PREFETCH の対象となる要素間ワード距離(2<sup>drp0</sup>) である. rnum は、way1-3、5-7、9-11、13-15 に対する PREFETCH ワード数である.

第1命令から第3命令の ADD/SUB 命令には各々R, #s12, dist の3つのオペランドがあり, R+#s12 により PREFETCH 先頭アドレス (addr1-3) を指定する. 同様に dist により要素間ワード距離を指定す る. ADD/SUB 命令の違いは PREFETCH 方向(way0 における dir と同じ) であり, SUB 命令の場合で も先頭アドレスは R + #s12 により計算される.

モデルによっては、各9段を有するコアを複数連結した36段構成が可能である.この場合、各コアに 属する L1 キャッシュ (way0 および way1, 2, 3 からなる構成) が連結され, 各コアの way0 に対応する領 域を way0, 4, 8, 12 とする合計 16 way の L1 キャッシュとなる. 前述の#subc に 1, 2, 3 を指定した場合, 第0命令位置の DCPL 命令は, way4, 8, 12 に対する FLUSH/PREFETCH 指示と解釈される.

#### L1 キャッシュの追い出しおよびプリフェッチ 10.2.2

前述のように, DCPL 命令を含む VLIW 命令により, L1 キャッシュの各 way に対する FLUSH/PREFETCH 動作を指定することができる.ただし,way毎に,最後に行ったFLUSH/PREFETCH動作に関する先 頭アドレスおよびワード数の情報が記録されており、ライン毎の TAG 情報と合わせて、必要最小限の FLUSH/PREFETCH 動作が行われる.具体的には,(1) way0のPREFETCH 済範囲においてキャッシュ ミスが発生してラインが置き換わらない限り、次回の同一アドレス範囲に対する PREFETCH 全体を省略 し,(2) wav1-3の PREFETCH 済範囲に対し wav0 へのストアが発生しない限り、次回の同一アドレス範 囲に対する way1-3 への PREFETCH 全体を省略する. PREFETCH 全体を省略できない場合であっても, 個々のライン毎の TAG 情報と比較して、PREFETCH が不要なラインに対しては省略して高速化する. ま た、モデルに依存して、互いに異なる subc#を指定した DCPL 命令は、FLUSH/PREFETCH の同時実行 により高速化される.

#### 演算器ネットワーク設定のための命令デコード 10.2.3

VLIW に合わせた演算器構成を1次元方向に拡張した演算器ネットワークは, DCPL 命令を含む VLIW 命令の次の命令(ループイタレーションの先頭 VLIW 命令)から,最初に検出した無条件後方分岐命令(最 終 VLIW 命令)までの各命令をデコードして得られるレジスタ依存関係を元に設定される.すなわち,先 頭 VLIW 命令から順に演算情報が取り出されて各段の演算器が設定されると同時に,新たにデコードされ た VLIW 命令の演算情報が対応段の演算器に設定される際には、先行命令の写像結果を参考に必要とする レジスタ値が対応段に伝搬されるよう,対応段に至るまでの演算器ネットワークが動的に構築される.な お、演算器ネットワークが正しく設定されるためには、ループイタレーションに含まれる命令が少なくとも

				1
【ケース1】 ST スピル1->stbf0 ID スピル1 (0) ST スピル2->stbf0 ID スピル2 (0) ST スピル3->stbf0 ID スピル3 (0) : ST 最終結果->stbf0 有効stbf=0	【ケース2】 ST スピル1->stbf0 ST スピル2->stbf1 ST スピル3->stbf2 ID スピル1 (0) ID スピル2 (1) ID スピル3 (2) : ST 最終結果->stbf2 有効stbf=0,1,2	【ケース3】 ST スピル1->stbf0 ST スピル2->stbf1 ST スピル3->stbf2 ID スピル3 (2) ID スピル2 (1) ID スピル1 (0) : ST 最終結果->stbf0 有効stbf=0	【ケース4】 ST 定数1->stbf0 LD 定数1 (0) LD 定数1 (0) LD 定数1 (0) LD 定数1 (0) LD 定数1 (0) LD 定数1 (0) ST 最終結果->stbf0 有効stbf=0	

図 10.2: ストア先候補レーン番号の挙動

以下の条件を満たしていなければならない.詳細については Chapter 11 を参照のこと.

- 無条件後方分岐または条件付き前方分岐(ループ脱出用のみ)以外の分岐命令, SWI, DCPL, ICPL を含まないこと
- LD-USE 間は 1VLIW 命令以上の間隔をあけること
- *a* = *a* + *b* のような自己更新型を除きイタレーション間にデータ依存関係がないこと
- 自己更新命令は第1ソースとディスティネーションレジスタ番号が同一であること
- 先行 LD/ST 命令のベースレジスタを更新する後続(同一 VLIW 内を含む)自己更新命令は ADDI/SUBI 命令であること
- レジスタ値の伝搬に必要なレジスタ数が演算器ネットワークに装備されるレジスタ数を超えないこと
- VLIW 命令数が演算器ネットワークの段数を超えないこと

新たにデコードされた VLIW 命令の演算情報が初段から対応段まで順に転送される際,各段における演 算器ネットワーク設定が順次更新される.具体的には,以下の手順に従う.

- 新たにデコードされた命令のディスティネーションレジスタは、後続命令が使用する同一ソースレジスタの起点となるため、当該命令が各段を通過する際、当該ディスティネーションレジスタは各段において伝搬不要レジスタとして記録される。
- 当該命令が各段を通過する際、伝搬不要レジスタとして記録されていないソースレジスタのうち、直前段の演算器出力から直接供給できないものについて、実体が空き演算器入力レジスタに割り付けられる。
- 同様に、当該命令の演算情報が対応段に設定される際、伝搬不要レジスタとして記録されていないソースレジスタは、実体が対応演算器の入力レジスタに割り付けられる。

## 10.2.4 L1 キャッシュの連続読み出し動作と演算結果の格納

前述した「L1 キャッシュの追い出しおよびプリフェッチ」と「演算器ネットワーク設定のための命令デ コード」は同時動作してよい.ただし一般的に,処理対象となるデータ数のほうが,イタレーション内命令 数よりも多いため,通常は前者によって律速される.いずれにせよ両動作が完了した時点で,演算に必要な データおよび dirty でない結果格納場所が L1 キャッシュに揃い,毎サイクル実行結果を出力するための演 算器ネットワークの構築が完了する.

準備が完了次第,L1キャッシュを構成する way0-3のうち,DCPL 命令により PREFETCH 対象とされた way の各 PREFETCH 先頭アドレスから,毎サイクル1ワードが同時に読み出され,初段から順次,最終段に向かって伝搬していく.ただし,各段において保存される期間は各段が備えるL0キャッシュの容量によって決まるため,一定サイクル経過後に参照可能なアドレス範囲は制限されており,範囲外アドレスに対するロード命令は正しい内容を取得できない.一方,DCPL 命令により way4-7,8-11,12-15 に対するPREFETCH が指定されている場合,当該 way が接続されている段(標準では第10段/第19段/第28段)以降は,way0-3の内容に代わり,way4-7,8-11,12-15から読み出された内容が伝搬される.なお,way4-7,8-11,12-15については、直接接続されたロードストアユニット(標準では第10段/第19段/第

28段)からのランダムロードアクセスが可能である.また,way0-3からの読み出し回数は,厳密には図 10.1 に示した演算動作回数の制約を受けず、次節に説明する非アレイ動作への復帰条件が満たされた時点 で読み出しが停止する.

ストア命令が生成するストアデータは、各段が備えるストアバッファに格納され、毎サイクル次段へ伝 搬される. 各ストアバッファの容量は1ワードであり, 前段のストアバッファとワードアドレスが同じス トアデータはマージされる.また,ストア→ロード→ストアのように,最終的にL1キャッシュに書き込む データを生成するストア命令以前に、一時的に主記憶アドレスを利用してレジスタ間転送を行うことも可能 である.ただし、この場合、一時的なストアデータがキャッシュや主記憶へ書き込まれることはない.

前述のように、モデルによっては、各9段を有するコアを複数連結した36段構成が可能である.この 場合, way0, 4, 8, 12 が書き込み可能である. さらにストアバッファを4レーンに増加させることにより, 最大4つの配列に対してストアする命令列を写像することができる. wav0, 1, 2, 3には各々レーン番号 0,1,2,3が対応づけられる.また、初段からストア先候補レーン番号が順次伝搬される.ストア先候補 レーン番号の初期値は0であり、各段のストア命令がストアデータを格納すべきストアバッファのレーン番 号を表示している.ストア命令が写像されている場合,すでにストアバッファに同一アドレスが登録されて いる場合を除き,次段以降にはストア先候補レーン番号に1を加えた値が伝搬される.ただし,後続ロード 命令のロードアドレスがストアバッファのいずれかに一致した場合、次段以降には、一致したレーン番号に 戻される(スピルアウト/イン後,ストア先候補レーン番号が元に戻ることに対応する). 最終的に way0, 4,8,12に書き込まれるのは、ストア先候補レーン番号から1を減じたレーンまでである.図10.2に、ス トア先候補レーン番号の挙動を示す.ケース1では、最終的にストア先候補レーン番号が1となり、レーン 0の内容のみがway0に書き込まれる.ケース2では、最終的にストア先候補レーン番号が3となり、不要 なレーン 0 および 1 の内容が way0, 4 に書き込まれてしまうため,ケース 3 への変形が必要である.ケー ス4のように同一アドレスから複数回ロードしても問題は生じない.

アレイ動作中, wav0, 4, 8, 12のうち複数 way が書き込み先として有効, かつ, ストア先アドレスが重 複する場合の挙動は、ストア先アドレスによって異なる. DDR 領域の場合、L1 キャッシュへの書き込み時に はハードウェアによるキャッシュ内容の整合性維持は行われない. すなわち, モデルによっては, DCPL 命令 発行時にアドレス重複が検査される.アドレス重複が検査されないモデルの場合,L1キャッシュの MOESI 状態は予測不能となるため,重複が発生しないようソフトウェアが保証しなければならない.一方,DSM 領域に対してはストアスルーであるため、整合性は維持される(DSM へ書き込む際に、競合する相手方の L1 キャッシュラインが無効化される).

#### 非アレイ動作への復帰 10.2.5

命令デコード時に、条件付き前方分岐命令はループ脱出命令と見なされ、脱出先アドレスが保存されて いる.当該前方分岐命令において分岐条件が成立した場合,当該段から最終段に向けて非アレイ動作への復 帰指令が伝搬される.最終段においてこの指令を検出した場合,保存されていた脱出先アドレスから非アレ イ動作が再開される.なお,複数の条件付き前方分岐命令が存在してよいが,脱出先アドレスは同一でなけ ればならない.同一でない場合,最後にデコードした分岐命令の脱出先アドレスのみが使用される.

#### 命令の実行(ベクトル動作) 10.3

SAPP64では、ベクトル命令は明示的には規定されない.ただし、ベクトル動作の説明のために、以下 のベクトル操作を用いる.ベクトル操作はSPARC-V9命令形式のうち命令グループ3の空き空間を使用し、 連続して配置される前置命令(32ビット)と後置命令(32ビット)を組み合わせた64ビットで定義される。 なお、以下に定義されるベクトル操作は、VPP5000ベクトル演算操作のサブセットに新規操作 (16bit/8bit 単位の整数演算等)を追加している。

## 10.3.1 操作形式

各操作において、

- R1 で読み出し用に vr、mr、gr、fr、vcr、vt を指定するときは それぞれ vr1、mr1、gr1、fr1、vcr1、vt1
- R2で読み出し用に vr、mr、gr、fr を指定するときは それぞれ vr2、mr2、gr2、fr2
- R3 で書き込み用に vr、mr、gr、fr、vcr、vt を指定するときは それぞれ vr3、mr3、gr3、fr3、vcr3、vt3
- R4 は読み出し用に mr を指定するのみで mr4
- R22 で読み出し用に vr、mr、gr、fr を指定するときは それぞれ vr22、mr22、gr22、fr22
- R22 で書き込み用に gr、fr を指定するときは それぞれ gr33,fr33

と表記する。

ただし、adcluのmr22は読み出しと書き込みの両方が行われる。

## 前置操作の形式

<31:30>	'11' 固定
<29:27>	算術演算の符号、アクセス id、比較 id、丸めモードの指定。
	特に指定のない操作では <29:27> は'000' に設定し、使用しないこと。
<26:25>	op0
	op0<26>='0'のとき、
	算術演算、比較、およびビット操作. 論理演算の R1 は vr、
	op0<26>='1'のとき、
	算術演算、比較、およびビット操作. 論理演算の R1 は gr または fr
	op0<25>の割り当ては表 10.1 操作コード一覧
<24:23>	'01' 固定 ベクトル前置操作の識別
<22:19>	op1 割り当ては表 10.1 操作コード一覧
<18:16>	op2 割り当ては表 10.1 操作コード一覧
<15:08>	R1
	vr、mr を指定するときは <15:08>、
	gr、fr を指定するときは <13:08> が gr、fr 番号で <15:14> は'00' リザーブ
<07:00>	R2
	vr、mr を指定するときはは <07:00>、
	gr、fr を指定するときは <05:00> が gf、fr 番号で <07:06> は'00' リザーブ

## 後置操作の形式

<31:30>	'11'	固定
<29:27>		R22<29:27>、比較 cc(op0,op1,op2 により識別、CPU は don't care)
		特に指定のない操作では <29:27>='000' にリザーブされる。使用しないこと。
<26:25>		R22<26:25>
		vmullu のとき、
		<26>=0 で vr3 へ積の下位 64 ビットを格納、
		<26>=1 で vr3 へ積の上位 64 ビットを格納。
<24:23>	'11'	固定 ベクトル後置操作の識別
<22:19>	op3	ベクトル操作では'0000'-'1011' の範囲で使用
		後置操作の R22,R3 フィールドの gr、fr アクセスを CPU が認識するためのコード。
		='0000' R22=gr/fr 以外、R3=gr/fr 以外
		='0001' R22=gr/fr 以外、R3=gr-wr(gr への書込み)
		='0010' R22=gr/fr 以外、R3=fr-wr(fr への書込み)
		='0011' R22=gr-rd(gr からの読み出し)、R3=gr/fr 以外
		='0100' R22=fr-rd(fr からの読み出し)、R3=gr/fr 以外
		='0101' R22=gr-wr(gr への書込み)、R3=gr-wr(gr への書込み)
		='0110' R22=fr-wr(fr への書込み)、R3=gr-wr(gr への書込み)
		='0111'-'1011' リザーブ
<18:16>	R22	<18:16>
<15:08>	R3	vr、mr は <15:08>
		gr、fr のときは <13:08> が gr、fr 番号で <15:14> は'00' リザーブ
<07:00>	R4	mr<07:00>のみ

### CPU によるベクトル操作での gr/fr アクセスの認識

- 1. CPUは操作コードの <31:30>='11'かつ <24:23>='01'でベクトル前置操作を認識する。
- 2. CPUは操作コードの <31:30>='11'かつ<24:23>='11' でベクトル後置操作を認識する。
- 3. ベクトル前置操作では、R1、R2 フィールドで gr または fr の読み出しを指定することがあるが、CPU は前置操作の op0, op1, op2 をデコードして認識する。 ただし、算術演算操作、比較操作、およびビット操作.論理演算操作では一つのニーモニックでop0<26>='0' のとき R1 フィールドで vr1 を指定、op0<26>='1'のとき gr1 または fr1 を指定している。
- 4. ベクトル後置操作では、R22 フィールドで gr または fr の読み出しと書き込み、および、R3 フィール ドでgrまたはfrへの書き込みを指定することがあるが、CPUは後置操作のop3をデコードして認識 する。

### 10.3.2 ベクトル制御操作

vplcr	gr1,vcr3			
	op0='00'	op1='0100'	op2='111'	op3='0000'
vpscr	vcr1,gr3			
	op0='00'	op1='1000'	op2='111'	op3='0001'
vlvt	gr1,VT3			
	op0='01'	op1='0100'	op2='111'	op3='0000'
vsvt	VT1,gr3			
	op0='01'	op1='1000'	op2='111'	op3='0001'
vltr	gr1			

	op0='00'	op1='0001'	op2='111'	op3='0000'
vlcr	gr1,vcr3			
	op0='00'	op1='0110'	op2='111'	op3='0000'
vscr	vcr1,gr3			
	op0='00'	op1='1010'	op2='111'	op3='0001'
vlvl	gr1			
	op0='00'	op1='0101'	op2='111'	op3='0000'
vlvlf	gr1			
	op0='01'	op1='0101'	op2='111'	op3='0000'
vpt				
	op0='01'	op1='0111'	op2='111'	op3='0000'

## 10.3.3 ベクトルアクセス操作

ベクトルロード

ロード操作ではニーモニックの"(id)"に3ビットのアクセスidを指定して、同一のアクセスidを持つア クセス操作 (ロード/ストア)間でプログラムに記述された実行順序が保証されるように実行させることがで きる。アクセスid は前置 <29:27> に設定させる。だだし、インダイレクトアクセス操作は先行アクセス操 作との間で、常にプログラムに記述された実行順序が保証されるように実行されるため、アクセスid は指 定しない。前置 <29:27> は'000' リザーブとする。

vldi(id)	gr1,gr2,vr3,mr4
	op0='00' op1='0001' op2='000' op3='0000'
vldiu(id)	gr1,gr2,vr3,mr4
	op0='00' op1='0001' op2='001' op3='0000'
vldf(id)	gr1,gr2,vr3,mr4
	op0='00' op1='0001' op2='010' op3='0000'
vldd(id)	gr1,gr2,vr3,mr4
	op0='00' op1='0001' op2='011' op3='0000'
vldm(id)	gr1,gr2,mr3
	op0='00' op1='0001' op2='110' op3='0000'
vildi	gr1,vr2,vr3,mr4
	op0='00' op1='0011' op2='000' op3='0000'
vildiu	gr1,vr2,vr3,mr4
	op0='00' op1='0011' op2='001' op3='0000'
vildf	gr1,vr2,vr3,mr4
	op0='00' op1='0011' op2='010' op3='0000'
vildd	gr1,vr2,vr3,mr4
	op0='00' op1='0011' op2='011' op3='0000'
vldcpi(id)	gr1,gr2,vr3,mr4
	op0='00' op1='0010' op2='000' op3='0000'
vldcpiu(id)	gr1,gr2,vr3,mr4
	op0='00' op1='0010' op2='001' op3='0000'
viacpi(ia)	gr1,gr2,vr3,mr4
1 1 1(: 1)	op0=/00/ op1=/0010/ op2=/010/ op3=/0000/
viacba(iq)	gr1,gr2,vr3,mr4
	opu='uu' op1='uu1u' op2='u11' op3='0000'

ベクトルストア

ストア操作ではニーモニックの"(id)"に3ビットのアクセスidを指定して、同一のアクセスidを持つア クセス操作(ロード/ストア)間でプログラムに記述された実行順序が保証されるように実行させることがで きる。アクセス id は前置 <29:27> に設定させる。だだし、インダイレクトアクセス操作は先行アクセス操 作との間で、常にプログラムに記述された実行順序が保証されるように実行されるため、アクセス id は指 定しない。前置 <29:27> は'000' リザーブとする。

vsti(id)	vr22,gr1,gr2,mr4		
	op0='01' op1='00	01' op2='000'	op3='0000'
vstf(id)	vr22,gr1,gr2,mr4		
	op0='01' op1='00	01' op2='010'	op3='0000'
vstd(id)	vr22,gr1,gr2,mr4		
	op0='01' op1='00	01' op2='011'	op3='0000'
vstm(id)	mr22,gr1,gr2,mr4		
	op0='01' op1='00	01' op2='110'	op3='0000'
visti	vr22,gr1,vr2,mr4		
	op0='01' op1='00	11' op2='000'	op3='0000'
vistf	vr22,gr1,vr2,mr4		
	op0='01' op1='00	11' op2='010'	op3='0000'
vistd	vr22,gr1,vr2,mr4		
	op0='01' op1='00	11' op2='011'	op3='0000'
vstexi(id)	vr22,gr1,gr2,mr4		
	op0='01' op1='00	10' op2='000'	op3='0000'
vstexf(id)	vr22,gr1,gr2,mr4		
	op0='01' op1='00	10' op2='010'	op3='0000'
vstexd(id)	vr22,gr1,gr2,mr4		
	op0='01' op1='00	10' op2='011'	op3='0000'

## 10.3.4 算術演算

## 加算/乗算/除算

加算/乗算/除算操作では入力オペランドに記号"-"を付加して、符号付きの入力オペランドの場合、符号 を反転させた値を演算対象とし、また、符号無し入力オペランドの場合、1の補数を演算対象とすることがで きる。記号"-"を vr1,gr1,fr1 に付加するとき前置 <29>='1'、記号"-"を vr2 に付加するとき前置 <28>='1' を設定すること。前置 <27>='0' リザーブとする。記号"-"を付加しない場合、前置 <29>,<28> はそれぞ れ'0'を設定すること。

vaddi	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0100',op2='000',op3='0000'
vaddi	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='0100',op2='000',op3='0000'
vaddl	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0100',op2='001',op3='0000'
vaddl	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='0100',op2='001',op3='0000'
vadclu	(-)vr1,(-)vr2,(-)mr22,vr3,mr4
	op0='01',op1='0100',op2='101',op3='0000'
vadclu	(-)gr1,(-)vr2,(-)mr22,vr3,mr4
	op0='10',op1='0100',op2='101',op3='0000'
vaddf	(-)vr1,(-)vr2,vr3,mr4

vaddf	(-)fr1,(-)vr2,vr3,mr4
	op0='10',op1='0100',op2='010',op3='0000'
vaddd	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0100',op2='011',op3='0000'
vaddd	(-)fr1,(-)vr2,vr3,mr4
	op0='10',op1='0100',op2='011',op3='0000'
vaddq	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0100',op2='100',op3='0000'
vmuli	(-)vr1,(-)vr2,vr3,mr4
	op0='00',op1='0101',op2='000',op3='0000'
vmuli	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='0101',op2='000',op3='0000'
vmull	(-)vr1,(-)vr2,vr3,mr4
	op0='00',op1='0101',op2='001',op3='0000'
vmull	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='0101',op2='001',op3='0000'
vmullu	(-)vr1,(-)vr2,vr3,mr4
	op0='00',op1='0101',op2='101',op3='0000'
vmullu	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='0101',op2='101',op3='0000'
vmulf	(-)vr1,(-)vr2,vr3,mr4
	op0='00',op1='0101',op2='010',op3='0000'
vmulf	(-)fr1,(-)vr2,vr3,mr4
	op0='10',op1='0101',op2='010',op3='0000'
vmuld	(-)vr1,(-)vr2,vr3,mr4
	op0='00',op1='0101',op2='011',op3='0000'
vmuld	(-)fr1,(-)vr2,vr3,mr4
	op0='10',op1='0101',op2='011',op3='0000'
vmulq	(-)vr1,(-)vr2,vr3,mr4
	op0='00',op1='0101',op2='100',op3='0000'
vdivl	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0111',op2='001',op3='0000'
vdivl	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='0111',op2='001',op3='0000'
vdivlu	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0111',op2='101',op3='0000'
vdivlu	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='0111',op2='101',op3='0000'
vdivf	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0111',op2='010',op3='0000'
vdivf	(-)fr1,(-)vr2,vr3,mr4
	op0='10',op1='0111',op2='010',op3='0000'
vdivd	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='0111',op2='011',op3='0000'

op0='01',op1='0100',op2='010',op3='0000'

## 乗算加算複合

乗算加算複合操作では入力オペランドに記号"-"を付加して、符号付きの入力オペランドの場合、符号を 反転させた値を演算対象とし、また、符号無し入力オペランドの場合、1の補数を演算対象とすることがで きる。記号"-"を vr1,gr1,fr1 に付加したとき前置 <29>='1'、記号"-"を vr2 に付加したとき前置 <28>='1'、 記号"-"を vr22,gr22,fr22 に付加したとき前置 <27>='1' をそれぞれ設定すること。記号"-"を付加しない場 合、前置 <29>,<28>,<27> はそれぞれ'0' を設定すること。

vmulai	(-)vr1,(-)vr2,(-)vr22,vr3,mr4
	op0='00',op1='0100',op2='000',op3='0000'
vmulai	(-)gr1,(-)vr2,(-)vr22,vr3,mr4
	op0='10',op1='0100',op2='000',op3='0000'
vmulai	(-)vr1,(-)vr2,(-)gr22,vr3,mr4
	op0='00',op1='0100',op2='000',op3='0011'
vmulal	(-)vr1,(-)vr2,(-)vr22,vr3,mr4
	op0='00',op1='0100',op2='001',op3='0000'
vmulal	(-)gr1,(-)vr2,(-)vr22,vr3,mr4
	op0='10',op1='0100',op2='001',op3='0000'
vmulal	(-)vr1,(-)vr2,(-)gr22,vr3,mr4
	op0='00',op1='0100',op2='001',op3='0011'
vmulaf	(-)vr1,(-)vr2,(-)vr22,vr3,mr4
	op0='00',op1='0100',op2='010',op3='0000'
vmulaf	(-)fr1,(-)vr2,(-)vr22,vr3,mr4
	op0='10',op1='0100',op2='010',op3='0000'
vmulaf	(-)vr1,(-)vr2,(-)fr22,vr3,mr4
	op0='00',op1='0100',op2='010',op3='0100'
vmulad	(-)vr1,(-)vr2,(-)vr22,vr3,mr4
	op0='00',op1='0100',op2='011',op3='0000'
vmulad	(-)fr1,(-)vr2,(-)vr22,vr3,mr4
	op0='10',op1='0100',op2='011',op3='0000'
vmulad	(-)vr1,(-)vr2,(-)fr22,vr3,mr4
	op0='00',op1='0100',op2='011',op3='0100'
vmulaq	(-)vr1,(-)vr2,(-)vr22,vr3,mr4
	op0='00',op1='0100',op2='100',op3='0000'

## 開平

vsqrtf	vr1,vr3,mr4
	op0='00',op1='0111',op2='010',op3='0000'
vsqrtd	vr1,vr3,mr4
	op0='00',op1='0111',op2='011',op3='0000'

### 符号制御

vabsi	vr1,vr3,mr4
	op0='01',op1='1100',op2='000',op3='0000'
vabsl	vr1,vr3,mr4
	op0='01',op1='1100',op2='001',op3='0000'
vabsf	vr1,vr3,mr4
	op0='01',op1='1100',op2='010',op3='0000'
vabsd	vr1,vr3,mr4

	op0='01',op1='1100',op2='011',op3='0000'
vsgni	vr1,vr2,vr3,mr4
	op0='01',op1='0101',op2='000',op3='0000'
vsgni	gr1,vr2,vr3,mr4
	op0='10',op1='0101',op2='000',op3='0000'
vsgnl	vr1,vr2,vr3,mr4
	op0='01',op1='0101',op2='001',op3='0000'
vsgnl	gr1,vr2,vr3,mr4
	op0='10',op1='0101',op2='001',op3='0000'
vsgnf	vr1,vr2,vr3,mr4
	op0='01',op1='0101',op2='010',op3='0000'
vsgnf	fr1,vr2,vr3,mr4
	op0='10',op1='0101',op2='010',op3='0000'
vsgnd	vr1,vr2,vr3,mr4
	op0='01',op1='0101',op2='011',op3='0000'
vsgnd	fr1,vr2,vr3,mr4
	op0='10',op1='0101',op2='011',op3='0000'

## 10.3.5 比較

## 大小選択

vmaxi	vr1,vr2,vr3,mr4
	op0='00',op1='1101',op2='000',op3='0000'
vmaxi	gr1,vr2,vr3,mr4
	op0='10',op1='1101',op2='000',op3='0000'
vmaxl	vr1,vr2,vr3,mr4
	op0='00',op1='1101',op2='001',op3='0000'
vmaxl	gr1,vr2,vr3,mr4
	op0='10',op1='1101',op2='001',op3='0000'
vmaxf	vr1,vr2,vr3,mr4
	op0='00',op1='1101',op2='010',op3='0000'
vmaxf	fr1,vr2,vr3,mr4
	op0='10',op1='1101',op2='010',op3='0000'
vmaxd	vr1,vr2,vr3,mr4
	op0='00',op1='1101',op2='011',op3='0000'
vmaxd	fr1,vr2,vr3,mr4
	op0='10',op1='1101',op2='011',op3='0000'
vmini	vr1,vr2,vr3,mr4
	op0='01',op1='1101',op2='000',op3='0000'
vmini	gr1,vr2,vr3,mr4
	op0='10',op1='1101',op2='000',op3='0000'
vminl	vr1,vr2,vr3,mr4
	op0='01',op1='1101',op2='001',op3='0000'
vminl	gr1,vr2,vr3,mr4
	op0='10',op1='1101',op2='001',op3='0000'
vminf	vr1,vr2,vr3,mr4
	op0='01',op1='1101',op2='010',op3='0000'
vminf	fr1,vr2,vr3,mr4

op0='10',op1='1101',op2='010',op3='0000' vmind vr1,vr2,vr3,mr4 op0='01',op1='1101',op2='011',op3='0000' fr1, vr2, vr3, mr4 vmind op0='10',op1='1101',op2='011',op3='0000'

## 比較

比較操作ではニーモニックの"(id)"は比較結果の割り込み機能で使用する3ビットの比較idを前置<29:27> に設定する。比較操作では3ビットの比較条件 cc を後置 <29:27> に設定する。比較条件 cc の意味は各操 作ごとに定義される。

vcmpi(id)	cc,vr1,vr2,mr3,mr4
	op0='01',op1='0110',op2='000',op3='0000'
vcmpi(id)	cc,gr1,vr2,mr3,mr4
	op0='10',op1='0110',op2='000',op3='0000'
vcmpl(id)	cc,vr1,vr2,mr3,mr4
	op0='01',op1='0110',op2='001',op3='0000'
vcmpl(id)	cc,gr1,vr2,mr3,mr4
	op0='10',op1='0110',op2='001',op3='0000'
vcmplu(id)	cc,vr1,vr2,mr3,mr4
	op0='01',op1='0110',op2='101',op3='0000'
vcmplu(id)	cc,gr1,vr2,mr3,mr4
	op0='10',op1='0110',op2='101',op3='0000'
vcmpf(id)	cc,vr1,vr2,mr3,mr4
	op0='01',op1='0110',op2='010',op3='0000'
vcmpf(id)	cc,fr1,vr2,mr3,mr4
	op0='10',op1='0110',op2='010',op3='0000'
vcmpd(id)	cc,vr1,vr2,mr3,mr4

```
vcmpd(id)
          op0='01',op1='0110',op2='011',op3='0000'
```

```
vcmpd(id) cc,fr1,vr2,mr3,mr4
          op0='10',op1='0110',op2='011',op3='0000'
```

## 10.3.6 ビット操作

### 論理演算

論理演算操作では入力オペランドに記号"-"を付加して、入力オペランドのビットごとに否定した値を演 算対象とすることができる。記号"-"を vr1,mr1,gr1,fr1 に付加したとき前置 <29>='1'、記号"-"を vr2,mr2 に付加したとき前置 <28>='1'を設定すること。前置 <27>='0' リザーブとする。記号"-"を付加しない場 合、前置 <29>,<28> はそれぞれ'0' を設定すること。

vand	(-)vr1,(-)vr2,vr3,mr4
	op0='00',op1='1101',op2='101',op3='0000'
vand	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='1101',op2='101',op3='0000'
vandm	(-)mr1,(-)mr2,mr3
	op0='00',op1='1101',op2='110',op3='0000'
vor	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='1101',op2='101',op3='0000'
vor	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='1101',op2='101',op3='0000'

vorm	(-)mr1,(-)mr2,mr3
	op0='01',op1='1101',op2='110',op3='0000'
vxor	(-)vr1,(-)vr2,vr3,mr4
	op0='01',op1='1100',op2='101',op3='0000'
vxor	(-)gr1,(-)vr2,vr3,mr4
	op0='10',op1='1100',op2='101',op3='0000'
vxorm	(-)mr1,(-)mr2,mr3
	op0='01',op1='1100',op2='110',op3='0000'

## シフト

vsll	gr1,vr2,vr3,mr4
	op0='10',op1='1111',op2='101',op3='0000'
vsrl	gr1,vr2,vr3,mr4
	op0='10',op1='1111',op2='101',op3='0000'
vesl	vr1,vr2,vr3,mr4
	op0='01',op1='1110',op2='101',op3='0000'
vesl32	vr1,vr2,vr3,mr4
	op0='00',op1='1110',op2='101',op3='0000'
vclz	vr1, vr3,mr4
	op0='00',op1='1100',op2='101',op3='0000'

## 10.3.7 マクロ

## ベクトル要素の検索

vfnnm	mr1,gr3
	op0='00',op1='1010',op2='110',op3='0001'
vfnxm	mr1,gr3
	op0='01',op1='1010',op2='110',op3='0001'
vfxnm	mr1,gr3
	op0='00',op1='1011',op2='110',op3='0001'
vfxxm	mr1,gr3
	op0='01',op1='1011',op2='110',op3='0001'
vfnni	vr1,gr3,gr33,mr4
	op0='00',op1='1010',op2='000',op3='0101'
vfnxi	vr1,gr3,gr33,mr4
	op0='01',op1='1010',op2='000',op3='0101'
vfxni	vr1,gr3,gr33,mr4
	op0='00',op1='1011',op2='000',op3='0101'
vfxxi	vr1,gr3,gr33,mr4
	op0='01',op1='1011',op2='000',op3='0101'
vfnnl	vr1,gr3,gr33,mr4
	op0='00',op1='1010',op2='001',op3='0101'
vfnxl	vr1,gr3,gr33,mr4
	op0='01',op1='1010',op2='001',op3='0101'
vfxnl	vr1,gr3,gr33,mr4
	op0='00',op1='1011',op2='001',op3='0101'
vfxxl	vr1,gr3,gr33,mr4
	op0='01',op1='1011',op2='001',op3='0101'

vfnnlu	vr1,gr3,gr33,mr4
	op0='00',op1='1010',op2='101',op3='0101'
vfnxlu	vr1,gr3,gr33,mr4
	op0='01',op1='1010',op2='101',op3='0101'
vfxnlu	vr1,gr3,gr33,mr4
	op0='00',op1='1011',op2='101',op3='0101'
vfxxlu	vr1,gr3,gr33,mr4
	op0='01',op1='1011',op2='101',op3='0101'
vfnnf	vr1,gr3,fr33,mr4
	op0='00',op1='1010',op2='010',op3='0110'
vfnxf	vr1,gr3,fr33,mr4
	op0='01',op1='1010',op2='010',op3='0110'
vfxnf	vr1,gr3,fr33,mr4
	op0='00',op1='1011',op2='010',op3='0110'
vfxxf	vr1,gr3,fr33,mr4
	op0='01',op1='1011',op2='010',op3='0110'
vfnnd	vr1,gr3,fr33,mr4
	op0='00',op1='1010',op2='011',op3='0110'
vfnxd	vr1,gr3,fr33,mr4
	op0='01',op1='1010',op2='011',op3='0110'
vfxnd	vr1,gr3,fr33,mr4
	op0='00',op1='1011',op2='011',op3='0110'
vfxxd	vr1,gr3,fr33,mr4
	op0='01',op1='1011',op2='011',op3='0110'

## ベクトル要素の抽出

vexti	gr1,vr2,gr3
	op0='01',op1='1001',op2='000',op3='0001'
vextl	gr1,vr2,gr3
	op0='01',op1='1001',op2='001',op3='0001'
vextf	gr1,vr2,fr3
	op0='01',op1='1001',op2='010',op3='0010'
vextd	gr1,vr2,fr3
	op0='01',op1='1001',op2='011',op3='0010'

## ベクトル要素の総和

vsumm	(-)mr1,gr3
	op0='01',op1='1000',op2='110',op3='0001'
vsumi	vr1,gr3,mr4
	op0='01',op1='1000',op2='000',op3='0001'
vsuml	vr1,gr3,mr4
	op0='01',op1='1000',op2='001',op3='0001'
vsumf	vr1,fr3,mr4
	op0='01',op1='1000',op2='010',op3='0010'
vsumd	vr1,fr3,mr4
	op0='01',op1='1000',op2='011',op3='0010'
vipi	(-)vr1,(-)vr2,gr3,mr4

## vipd (-)vr1,(-)vr2,fr3,mr4 op0='00',op1='1000',op2='011',op3='0010'

## 10.3.8 型変換

## 整数から浮動小数点数への変換

vcnvif	rm,vr2,vr3,mr4
	op0='00',op1='1111',op2='000',op3='0000'
vcnvid	rm,vr2,vr3,mr4
	op0='01',op1='1111',op2='000',op3='0000'
vcnvlf	rm,vr2,vr3,mr4
	op0='00',op1='1111',op2='001',op3='0000'
vcnvld	rm,vr2,vr3,mr4
	op0='01',op1='1111',op2='001',op3='0000'

## 浮動小数点数から整数への変換

vcnvfi	rm,vr2,vr3,mr4
	op0='00',op1='1111',op2='010',op3='0000'
vcnvdi	rm,vr2,vr3,mr4
	op0='00',op1='1111',op2='011',op3='0000'
vcnvfl	rm,vr2,vr3,mr4
	op0='01',op1='1111',op2='010',op3='0000'
vcnvdl	rm,vr2,vr3,mr4
	op0='01',op1='1111',op2='011',op3='0000'

## 浮動小数点数から浮動小数点数への変換

vcnvfd	rm,vr2,vr3,mr4
	op0='01',op1='1110',op2='010',op3='0000'
vcnvdf	rm,vr2,vr3,mr4
	op0='01',op1='1110',op2='011',op3='0000'

## 10.3.9 ベクトル編集

## ベクトルの圧縮/伸張/複写

vcp	vr2,vr3,mr4
	op0='00',op1='0010',op2='101',op3='0000'
vex	vr2,vr3,mr4
	op0='01',op1='0010',op2='101',op3='0000'
vslid	vr2,vr3,mr4
	op0='00',op1='0110',op2='101',op3='0000'
vmovv	vr2,vr3,mr4
	op0='01',op1='0101',op2='101',op3='0000'

vmovm	mr2,mr3,mr4				
	op0='01',op1='0101',op2='110',op3='0000'				

## ベクトルの生成

vgfi	gr1,vr3,mr4
	op0='00',op1='1100',op2='000',op3='0000'
vgfl	gr1,vr3,mr4
	op0='00',op1='1100',op2='001',op3='0000'
vgff	fr1,vr3,mr4
	op0='00',op1='1100',op2='010',op3='0000'
vgfd	fr1,vr3,mr4
	op0='00',op1='1100',op2='011',op3='0000'
vgsi	gr1,vr3,mr4
	op0='00',op1='0110',op2='000',op3='0000'
vgsl	gr1,vr3,mr4
	op0='00',op1='0110',op2='001',op3='0000'
vgsm	gr1,mr3
	op0='00',op1='0110',op2='110',op3='0000'
vgm	inv,gr1.mr
	op0='00',op1='1100',op2='110',op3='0000'

69

	am0	☆ 10.1. 床 「□ 」 見 のの9×10.16~										
op1	op0	$\begin{array}{ c c c c c c c c c c c c c c c c c c c$							111			
<22:19>	<20>	000	001	010	011	100	101	110	111			
0000	0	ここは使用しない										
	1		1	1	ここは使	用しない	1	1	1			
0001	0	vldi	vldiu	vldf	vldd			vldm	vltr			
	1	vsti		vstf	vstd			vstm				
0010	0	vldcpi	vldcpiu	vldcpf	vldcpd		vcp					
	1	vstexi		vstexl	vstexd		vex					
0011	0	vildi	vildiu	vildf	vildd							
	1	visti		vistf	vistd							
0100	0	vmulai	vmulal	vmulaf	vmulad	vmulaq			vplcr			
	1	vaddi	vaddl	vaddf	vaddd	vaddq	vadclu		vlvt			
0101	0	vmuli	vmull	vmulf	vmuld	vmulq	vmullu		vlvl			
	1	vsgni	vsgnl	vsgnf	vsgnd		vmovv	vmovm	vlvlf			
0110	0	vgsi	vgsl				vslid	vgsm	vlcr			
	1	vcmpi	vcmpl	vcmpf	vcmpd		vcmplu		vsetcf			
0111	0			vsqrtf	vsqrtd				vnlfy			
	1		vdivl	vdivf	vdivd		vdivlu		vpt			
1000	0	vipi	vipl	vipf	vipd				vpscr			
	1	vsumi	vsuml	vsumf	vsumd			vsumm	vsvt			
1001	0											
	1	vexti	vextl	vextf	vextd							
1010	0	vfnni	vfnnl	vfnnf	vfnnd		vfnnlu	vfnnm	vscr			
	1	vfnxi	vfnxl	vfnxf	vfnxd		vfnxlu	vfnxm				
1011	0	vfxni	vfxnl	vfxnf	vfxnd		vfxnlu	vfxnm				
	1	vfxxi	vfxxl	vfxxf	vfxxd		vfxxlu	vfxxm				
1100	0	vgfi	vgfl	vgff	vgfd		vclz	vgm				
	1	vabsi	vabsl	vabsf	vabsd		vxor	vxorm				
1101	0	vmaxi	vmaxl	vmaxf	vmaxd		vand	vandm				
	1	vmini	vminl	vminf	vmind		vor	vorm				
1110	0						vesl32					
	1			vcnvfd	vcnvdf		vesl					
1111	0	vcnvif	vcnvlf	vcnvfi	vcnvdi		vsll					
	1	vcnvid	vcnvld	vcnvfl	vcnvdll		vsrl					

表 10.1: 操作コード一覧

## 10.4 複数 PE 連携機能

本節では, 複数 PE を連携させる機能について説明する. ハードウェアによる PE 間キャッシュー貫性 保証機構はないものの, 後述する PE 間専用キューは相互待ち合わせ機能を有する.

## 10.4.1 ICPL命令

ICPL 命令は、複数 PE 連携のためのヒント情報である. ICPL 命令を含む VLIW 命令内において, ICPL 命令と同時に指定可能な一般命令は BNO に制限されており、VLIW 全体として複数 PE 連携を指示する. 図 10.3 に ICPL 命令を含む VLIW 命令の詳細を示す. なお, ICPL 命令を NOP と見なし単独 PE により継続実行しても正しい結果が得られる.


図 10.3: ICPL 命令

### 10.4.2 複数 PE による並列実行

複数 PE により並列実行したい命令範囲の開始点を ICPL(#lk=1),終了点を ICPL(#lk=0) により挟 み,さらに前者において PE 間でデータを待ち合わせるアドレス範囲を指定することにより,L2 キャッシュ を経由しない相互待ち合わせと並列実行が可能である。図 10.3 の下段に示すように,並列実行開始点では 形式 (A) の ICPL 命令,境界点では形式 (B) の ICPL 命令を指定し,並列実行対象命令区間の最終ブロッ クは,形式 (C) および (D) の ICPL 命令により挟む.この場合,最初の (A) が PE0 により実行され,引き 続くブロックが PE0 により実行されると同時に,最初の (A) に指定された target(2 番目の A) が PE0 から PE1 に送信される。同様に,2番目の (A) が PE1 により実行され,引き続くブロックが PE1 により実行さ れると同時に,2番目の (A) に指定された target(3番目の A) が PE1 から PE2 に送信される。さらに,3 番目の (A) が PE2 により実行され,引き続くブロックが PE2 により実行されると同時に,3番目の (A) に 指定された target(C) が PE2 から PE3 に送信される。以上の結果,PE0-3 により各担当ブロックが並列実 行される。なお,各 PE が (A) に到達しても,次に起動可能な空き PE が存在しない場合は,PE を起動せ ず,引き続くブロックを自身が実行するのみである。

各担当ブロックの実行が終了し(B)または(D)に到達した時点で,PE1-3は待機状態となる.一方,PE0 が(B)に到達すると,次のブロックを実行したPEが存在するかどうかを検査し,存在する場合は(B)に指 定された target (次のB)へ分岐することを繰り返す.一方,存在しない場合はPE0を起点として起動した 全PEが待機状態となるまで待機し,その後,次命令の実行を開始する.このように理想的に実行できるア プリケーションプログラム例は,図 2.10に示した通りである.

### 10.4.3 L2 キャッシュを経由しない相互待ち合わせ

SAPP は、複数 PE による並列実行機能に加えて、PE 間のデータ待ち合わせ機能を有する.形式 (A) の ICPL 命令において指定された連携領域の先頭アドレスおよび長さは、各 PE の外部メモリインタフェー スに接続された共通外部メモリ制御部内に記録される.共通外部メモリ制御部は、さらに L1 キャッシュの 1-way 相当の容量を有する PE 間専用キューを備えており、連携領域に含まれるデータは外部キャッシュで はなく PE 間専用キューを経由して PE 間で直接送受される.後続ブロックを実行中の PE (後続 PE と呼 ぶ)が PREFETCH に伴う L1 キャッシュミスを検出した場合、Chapter17.3 において説明した外部メモリ インタフェースに参照要求がキューイングされる.この時、共通外部メモリ制御部は、要求されたアドレス が連携領域に含まれるか否かを検査し、含まれる場合、先行ブロックを実行中の PE (先行 PE と呼ぶ)が 連携領域に対応するアドレスの有効データを外部メモリインタフェースに FLUSH するまで、後続 PE に対

CCT.CORMSK	非特	実コア番号制御マスク(64bit) 0:制御対象外, 1:制御対象
CCT.RQTYPE	非特	0:起動要求 1:停止要求
CCT.SPINIT	非特	%sp初期値(DSM内相対共通アドレス)
CCT.SPLIMT	非特	%sp下限値(DSM内相対共通アドレス)
CCT.PSTART	非特	PC初期値(DDR3内共通開始アドレス)

### 図 10.4: 並列実行制御情報

CCT.TRIGAD	非特	sleep解除トリガ(自DSM内相対アドレス)
CCT.TRIMSK	非特	<b>sleep</b> 解除トリガ(マスク値)
CCT.TRIGDT	非特	<b>sleep</b> 解除トリガ(期待値または任意値)

### 図 10.5: 監視条件制御情報

する応答を保留する.要求されたアドレスが連携領域に含まれない場合,共通外部メモリ制御部は,外部 キャッシュを参照し,後続 PE に対して応答を返す.このような機構を積極的に利用することにより, PE 数が増加した場合でも,共通外部メモリ制御部と外部キャッシュ間のバンド幅が不足することなく,リニア な性能向上が期待できる.

## 10.5 明示的並列プログラムの実行

ユーザプログラムは、複数コアによる並列実行を行う場合においても1つの実行形式ファイルとして構成される. OS 機能に含まれるローダは、ファイル格納装置に存在する実行形式ファイル中のヘッダ情報に基づき、ユーザプロセス起動のために必要なアドレス変換機構の初期化を行い、DDR 上にテキスト領域およびデータ領域を配置する.次に、OS が使用を許可した実コアの中から選択された1つのコア(通常は実コア番号 0)が、ヘッダ情報中の実行開始アドレスよりプログラムの実行を開始する<sup>2</sup>.

プログラム実行開始後に、あるコアが複数コアによる並列実行を開始する際には、図 10.4 に示す並列 実行制御情報(実コア番号制御マスク、各コアのスタックポインタ初期値、下限値、実行開始アドレス)を ハードウェアに対して発行する.本発行により、ハードウェアは、当該各コアに対して並列実行制御情報を 通知する.各コアは、各制御情報に従いスタックフレームを初期化し、指定された実行開始アドレスより命 令の実行を開始する<sup>3</sup>.その後、一般的には、並列実行に必要となるデータを同一論理メモリ空間内におい て転送開始した後(高速化のためには先行する演算とオーバラップさせることが望ましい)、図 10.5 に示 す監視条件制御情報(監視アドレス、マスク値および期待値)をハードウェアに対して発行し、データ転 送の終結まで sleep する.sleep 命令発行時に監視条件がすでに充足している場合は、sleep することなく次 命令以降の実行を開始する.また、sleep からの復帰は、ハードウェアによる自 DSM への書き込みの検出、 値のマスクおよび比較、割り込みの通知、OS による判断、ユーザプログラムのコンテクスト再開という手 順により行われる.すなわち、OS は、sleep 命令の実行を契機として、当該コアをコンテクストスイッチさ せ、別のプロセスを実行することが可能である<sup>4</sup>.ただし、当初の sleep から復帰するまで、監視条件制御 情報の内容を変更してはならず、別のプロセスを実行可能とはいえ、新たに並列実行制御情報や監視条件制 御情報の設定を必要とするプロセスに切り替えることはできない.このような切り替えは OS がプロセス種

<sup>&</sup>lt;sup>2</sup>明示的並列プログラムのプログラムヘッダには,使用する実コア数(実コア番号上限+1),使用する DDR/DSM/CSM 量,プ ログラムの特性に合わせた物理 DDR から DDR 空間への望ましい写像に関するヒント情報,同様に物理 CSM から実 CSM 予約空 間への望ましい写像に関するヒント情報,および,プログラム実行開始アドレスが含まれるはずである.

<sup>&</sup>lt;sup>3</sup>コア数に関わらず CCT.SPINIT および CCT.SPLIMT が1組で済むのは,DSM 内相対アドレスに限定することにより,物理 的に分散することが保証されるからである.また,CCT.PSTART が1組で済むのは,DDR3上に配置された同一命令列を用いるこ とを前提とするためである.すなわち,CCT.PSTART に始まる並列処理用共通命令列は,自身のコア番号を使用して分担範囲を認 識する構成でなければならない.

<sup>&</sup>lt;sup>4</sup>OS を搭載しないシミュレータに対しては、当該コアのシミュレーションをスキップして高速化を図ることが期待される.

別を認識することにより回避しなければならない.すなわち、切り替え先のプロセスは、アドレス変換が多 重化されている DDR, DSM, CSM (およびモデルによってはこれらの空間を参照する DTU)を使用して よいが,複数コアによる並列実行および終結監視機能を使用してはならない.

あるコアが、複数コアによる並列実行の終了を待ち合わせる際には、前述の監視条件制御情報(監視ア ドレス、マスク値および期待値)をハードウェアに対して発行し、他コアがストア命令により実行完了を通 知するまで sleep する. CCT.TRIGAD には、自コアの DSM 内相対アドレスのみを指定可能であり、範囲 外の値を設定した場合の動作は保証されない.なお、CCT.TRIGADは8バイト境界から始まる8バイト 領域に対応しており,同じく8バイトの CCT.TRIMSK と組み合わせることにより,最大8個のコアから の各1バイトストアを同一8バイト領域内の異なる1バイトに対応付け、一度に8コアの実行完了を待ち 合わせることができる. すなわち,本機構により64コアの実行完了を待ち合わせる場合には,監視条件制 御情報の設定および sleep を 8 回繰り返せば良い. なお, sleep から復帰直後, 同一 8 バイトの一部が未完 了であるために再度8バイト全体を監視対象とする場合を除き、監視対象から外れる CCT.TRIGAD の領 域に対しては、次に監視対象として設定する期待値とは異なる値を書き込んでおく必要がある.

図 10.6 にプログラムの実行例を示す.起動直後,DDR 上に配列X,A,B,Cの領域が確保され,内容 が初期化される.次に並列実行制御情報の発行により、4 つのコアが起動起動状態となり、各コアが DDR から各 DSM に対するデータ転送(AとCは一部,Bは全部)を開始する.データ転送の間,各コアは各々 監視条件を設定し sleep する. DTU から DSM への最後の書き込み完了を監視条件とすることにより, デー タ転送完了と同時に各コアの演算が開始される. 各 DSM に生成された演算結果をさらに全コアで使用する 場合には、個別に DSM 間転送を開始し、データ転送の間、他の3コアからのデータ転送を待ち合わせる ための監視条件を設定し sleep する. 最終的に,各 DSM に生成された途中結果(X)や最終結果(Y)を DSM から DDR に個別に転送開始し、データ転送の間、プログラムの実行を開始したコアにおいて監視条 件を設定し sleep する. なお, 並列実行が終了したコアは, 新たに並列実行制御情報を受信するまでの間, sleep 状態を維持する.



図 10.6: 明示的並列プログラムの実行

# プログラミングガイド

### 11.1 はじめに

アレイ実行を行うために対象ループに最低限必要な条件は以下のとおりである.

- アレイ化可能なのは最内ループのみ.
- イタレーション間で依存関係があってはいけない、ループ変数や最大値、最小値、総和演算には対応、
- if 文は sel (選択命令) で記述可能なもののみ.
- ループ中で break は不可だが、ループ終了条件に含めることは可能(未検証). ただし、プリフェッチ 幅はループ開始時点で決定することに注意.
- continue は条件付き STORE で実装可能.

以降では,詳細について順に述べる.

#### 入出力データの確認 11.2

次に、プログラム中の変数を以下の4種類に分類する.

- 定数
- 入力配列
- 出力配列(入出力配列を含む)
- 変数

定数と変数については基本的に既存プログラムと同様に扱うことができるため、ここでは入力および出 力配列に注目する.以降ではアクセス単位をデータストリームと呼ぶ.データストリームは1次元配列に相 当し、ベクトル型プロセッサにおけるベクトルレジスタに対応する.アレイ実行で扱えるデータには以下の 制限がある.

- 1つのデータストリームの範囲が4KBまで
- 最大 4B × 1024
- ストライドを使うと要素数は反比例で減少(アクセスしない領域も4KBに含まれる)
- ストライド長は2<sup>n</sup>のみ
- 出力は4データストリームのみ (WAY0,4,8,12). WAY0,4,8,12 は入出力ストリームとすることも可能
- 入力は12ストリーム.アクセス可能な要素はイタレーション毎に順次指定された方向へ移動してい く. 例外として,特定の場所に配置されたロード命令からはランダムアクセスが可能.
- 以上よりアクセス可能なデータの最大は4KB\*(1+12)=52KB. 出力は4KBまで. これ以上はループ 長を分割する必要がある.

あるイタレーションに注目すると、アクセス可能なデータは各ストリーム中の連続する8要素であり、 このアクセス可能要素はイタレーションの実行に伴って順次指定された方向に移動する.また、同一のロー ドストアユニットに接続されたストリーム群毎に1回のみ任意の要素にアクセスすることができる.ハード ウェア構成との対応により,各WAYに格納されたデータにアクセス可能なロードストアユニットにはいく つかの制限がある.WAY0-3は初段に接続されているため,すべてのロードストアユニットからアクセスが 可能であるが,WAY4-7/8-11/12-15はそれぞれ第10段,第19段,第28段に接続されているため,接続 されている段以降のロードストアユニットからのみアクセスが可能である.この制約により,極端な例では 10回以上アクセスする必要があるデータはWAY13-15に格納することはできない制限が発生する.実際に は、より多くのデータにアクセスするために、WAY1-3は初段から第9段の9回,WAY5-7は第10段から 第18段の9回アクセスが可能(以下同様)という構成で利用する事が多い.この場合,各WAYに均等に アクセスした場合,各3回ずつのアクセスが可能である.

### 11.3 プリフェッチのスケジューリング

### 11.3.1 2次元データ

画像処理のように2次元データを扱う場合には、1回のアレイ実行がX軸方向のループに対応する.このとき、WAY1、2、3をそれぞれY-1,Y,Y+1に対応付け、自動ローテーション機能を利用する事により、1回のアレイ実行が終了する度に新しいWAYを1つ分のみプリフェッチするだけでよい.このとき、最も古いWAYが自動的に追い出される.このように2次元データを扱う場合にはWAY0に出力データ、WAY1-3に入力データを対応させる事が望ましい.他のデータが必要なければ、全段ですべてのデータにアクセスする事が可能である.

### 11.3.2 3次元データ

また,3次元データの場合には,WAY1-3,5-7,9-11をそれぞれZ-1,Z,Z+1に対応付ける事により, 1回のアレイ実行が終了する度に新しいWAYを3つ分プリフェッチすればよい.このように3次元データ を扱う場合にはWAY0に出力データ,WAY1-3/5-7/9-11に入力データを対応させる事が望ましい.この場 合,WAY1-3/5-7/9-11にアクセスできるのはそれぞれ9段であるので,3×3×3要素にアクセスするために は,初段から27段目までもれなくロード命令を配置する事が必須となる.

### 11.3.3 複数の1次元データ

ベクトル演算のように、複数の1次元データから1つの1次元データを計算する場合には、入力データ をWAY1-3/5-7/9-11/13-15に割り当てる.演算内容にも依存するが、一般的には演算の依存関係を考慮し、 演算のクリティカルパスの上流にあるデータをWAY1-3に割り当てることが望ましい.複数の1次元デー タを扱う場合には、入力データにおけるアレイ実行間の再利用性が無いことが多いため、WAYへの対応が 性能に影響を与えることは少ない.

### 11.3.4 複数の2次元データ

差分法のシミュレーションのように複数の2次元データを扱う場合について考える.アレイ実行間の再 利用性がある場合には、再利用性のあるデータは同じ段に接続された WAY に割り当てることが望ましい. 例えば再利用性のあるデータが2つ (P, V とする) あり、それぞれのデータが2×2要素(すなわち X[j][i], X[j][i-1], X[j-1][i], X[j-1][i-1]) にアクセスする場合には、WAY1, 2に P を、WAY5, 6に V を割り当てるこ とが望ましい.ここで、WAY3 や way7 には再利用性のないデータを割り当てることで WAY を有効に利用 することができる.これにより、再利用性がハードウェアに正しく認識され、必要最低限のプリフェッチが 行われるようになる.

## 11.4 アセンブリプログラミング

本節ではアレイ実行のためのアセンブラプログラムを記述する場合において注意すべき点について述 べる.

- ループ アレイ実行は最内ループを対象にするが、対象ループの終了条件は条件付きの前方分岐命令、ルー プの終端はループ先頭に戻る無条件後方分岐でなければならない.また,終了条件はループ中で1回 のみ記述できる.
- 定数 アレイ実行中の定数はあらかじめループ開始前にレジスタに保存されていることが望ましい. メモリ からロードすることも原理的には可能であるが,事前にプリフェッチが必要となり,(貴重な資源であ る)WAYを消費してしまうとともに、ロード命令の配置場所に注意が必要である。
- 変数 変数は通常のレジスタと同様に扱うことができるが、アレイ実行終了後は利用したレジスタの値は不 定となる.
- ロード 前節で述べたとおり、ロード命令を正しく実行するには事前にプリフェッチが必要であり、プリフェッ チの方法によってロード命令を配置できる場所に制限がある.
- ストア ストア命令は1イタレーションあたり1ワードまで可能である.1ワードを超えるストアが発生し た場合は最後の1ワードのみがメモリに書き込まれ、その他の値はどこにも書き込まれないが、同一 イタレーションの後続のロード命令で読み込むことができる.
- ロードストアアドレス ロードストアアドレスのベースレジスタの更新には addi, subi のみを用いること ができるという制約があるため、基本的には1di, 1dfi, sti, stfi 命令を用いることが望ましい. 1d 命令を使うことも可能であるがその利用には注意が必要である.
- 演算 イタレーション間に依存関係がない限り基本的に自由に記述することができるが、アレイ長が有限で あるためそれを超えることはできない.アレイ長を超えるループを記述した場合には強制的に通常実 行で行われる.

gcc を用いる場合には、特にループ条件と、ロードストアアドレスの更新方法に不都合が発生すること が多い。また、アレイ実行後のレジスタの値がアレイ実行を行った場合と行わなかった場合で異なるので、 両者で正しく動作するコードを記述するには注意が必要である。この問題は一つの関数内で複数のアレイ 実行を行う場合に発生しやすい。gcc は利用する直前に定数をロードすることも多いがこれは容易に対応で きる。

#### 命令スケジューラ 11.5

SAPP ではアレイ段数や伝搬レジスタといったこれまでのプロセッサとは異なる評価パラメータが存在 する.また,1回のアレイ実行に含まれる命令数が実行時間に影響を与えないという特徴や、データの格納 WAY に対応して、対応するロード命令の配置可能な場所が限定されるという制約がある。したがって、ア レイ実行対象のプログラムの命令スケジューリングにもこれまでとは異なる方針が必要である.

現在の命令スケジューラでは以下の方針で最適な命令配置を求める.

- 1. 論理的に正しく動作するすべての命令配置を列挙する.
- 2. 以下の資源について上限や制約があらかじめ与えられている場合には、違反するものを取り除く.
  - 演算器段数
  - 各段の演算器数
  - 各段の伝搬レジスタ数
  - ロード可能位置(未実装)
- 3. 個々の配置パターンに対して各段の必要伝搬レジスタ数の合計を求め、もっとも少ないものが最適な 命令配置である.

#### 11.6case study

#### 単純な画像処理(サンプルコード, unsharp, blur, edge, bblur に対応) 11.6.1

本節では出力画像の1 画素が,入力画像中の3×3 画素を用いた演算で求められる画像処理をSAPP で実 行する場合について述べる.画像処理では、カウンタ、中心座標アドレス、書き込みアドレスの各パラメー タが入力引数として与えられる.実行の流れは以下のようになる.

プリフェッチ アレイ実行開始前にあらかじめ入力画素データを読み込む. アレイ実行

演算 イタレーション間に依存関係はないので、VLIW 命令列がそのまま利用可能.

### STORE

### 11.6.2 複雑な画像処理

- テーブルの利用(tone\_curve) ガンマ補正のようなテーブルが必要な場合は、アレイ実行の前に読み込 んでおく.
- 拡張(expand) パラメータを適切に設定することにより、読み書きのインクリメント幅を変えることが 可能.(中心座標を単純なインクリメントではなく演算で求める)

### 11.6.3 数値解析(サンプルコード, daxpy, dscal\_r, idamax, fft に対応)

ベクトルをデータストリームに対応 daxpy のような更新型は R/W idamax MAX は対応可能だが工夫が必要.

### 11.7 その他

- ストライド情報はオペランドで指定するので、動的な変更は不可.
- fregのスコープは関数内を仮定している. (soft-float を付けているので gcc は freg を使わない.)

### 11.7.1 FRV からの逸脱

※ここに書いてあることがすべてとは限らないので注意.

• cpr の実体は存在せず, gr を指したり fr を指したりする.

load 中心座標からの相対アドレスで必要な画素を読み込み(ldiまたはldfi). プリフェッチした WAY とロード命令の配置場所の対応に注意.

### プログラム例 11.8

#### フレーム補間 11.8.1



```
void hokan1(c, p, s)
    unsigned int *c, *p;
unsigned short *s; /*[WD/4][8];*/
/*hokan1(&W[i*WD], &R[(i+j)*WD], &SAD1[i/4][j+4]);*/
{
 int j;
 for (j=0; j<WD; j++) {</pre>
  /* p[-3],p[-2],p[-1],p[ 0] -> p[-1],p[ 0],p[1],p[2] */
   s += 2;
 }
}
```

```
hokan1: addi
               sp,#-48,sp
        sti.p fp,@(sp,#32); addi sp,#32,fp
        movsg lr,gr11
        sti gr11,@(fp,#8)
        addi.p gr0,321,gr7; addi gr0,-1,gr10
        sethi.p #hi(0x80000000|(320<<16)|320),gr13; setlo #lo(0x80000000|(320<<16)|320),gr13</pre>
        dcpl.p gr6,gr13,#0; addi.p gr4,#8,gr0; addi gr5,#8,gr0
hokan1_loop:
        addi.p gr10,1,gr10;
  subicc gr7,#1,gr7,icc0
   beq icc0,0x0,hokan1_exit
        srli.p gr10,2,gr11;
                                andi.p gr10,3,gr12;
  /* j2*4,k*4 */
/* (j2+k)*4 */
        slli.p gr11,4,gr12;
                                slli gr12,3,gr13
        add
              gr12,gr13,gr13
        add.p gr4,gr12,gr12; add gr5,gr13,gr13
   /* &c[j2],&p[j2+k] */
        ldfi @(gr13,-16),fr4
        ldfi @(gr12,0),fr0
ldfi @(gr13,-12),fr
               @(gr13,-12),fr5
        ldfi.p @(gr12,4),fr1; msad cpr0,cpr4,cpr10
        ldfi.p @(gr13,-8),fr6; msad cpr0,cpr5,cpr11
        ldfi.p @(gr12,8),fr2; msad cpr1,cpr5,cpr12
ldfi.p @(gr13,-4),fr7; msad.p cpr1,cpr6,cpr13; mnop1.p; maduh cpr10,cpr12,cpr10
        ldfi.p @(gr12,12),fr3; msad.p cpr2,cpr6,cpr12; mnop1.p; maduh cpr11,cpr13,cpr11
        ldfi.p @(gr13,0),fr8; msad.p cpr2,cpr7,cpr13; mnop1.p; maduh cpr10,cpr12,cpr10
                                msad.p cpr3,cpr7,cpr12; mnop1.p; maduh cpr11,cpr13,cpr11
                                msad.p cpr3,cpr8,cpr13; mnop1.p; maduh cpr10,cpr12,cpr10
                                msml.p cpr10,cpr10;
   mnop1.p; maduh cpr11,cpr13,cpr11
        ldfi.p @(gr6,0),fr0;
                                msmh cpr11,cpr11
                                mor
                                       cpr11,cpr10,cpr10
                                maduh cpr0,cpr10,cpr0
        stfi.p fr0,@(gr6,0);
                                addi.p gr6,4,gr6;
  bra hokan1_loop
```

#### 11.8.2鮮鋭化



mb2h cpr1,1,cpr13

mb2h cpr2,1,cpr15

mb2h cpr3,1,cpr17

mb2h cpr4,1,cpr19

mb2h cpr5,1,cpr15

mb2h cpr6,1,cpr17

mb2h cpr7,1,cpr19

mb2h cpr8,1,cpr21

mb2h cpr0,1,cpr11

mnop1.p; msrl cpr11,7,cpr11

maduh.p cpr12,cpr14,cpr12; mnop1.p; maduh cpr13,cpr15,cpr13

maduh.p cpr12,cpr16,cpr12; mnop1.p; maduh cpr13,cpr17,cpr13

maduh.p cpr12,cpr18,cpr12; mnop1.p; maduh cpr13,cpr19,cpr13

maduh.p cpr14,cpr16,cpr14; mnop1.p; maduh cpr15,cpr17,cpr15

maduh.p cpr14,cpr18,cpr14; mnop1.p; maduh cpr15,cpr19,cpr15

maduh.p cpr14,cpr20,cpr14; mnop1.p; maduh cpr15,cpr21,cpr15

mmlh.p cpr10,cpr9,cpr10; mnop1.p; mmlh cpr11,cpr9,cpr11 mmlh.p cpr12,cpr30,cpr12; mnop1.p; mmlh cpr13,cpr30,cpr13 msrl.p cpr14,2,cpr16; mnop1.p; msrl cpr15,2,cpr17 mmlh.p cpr14,cpr31,cpr14; mnop1.p; mmlh cpr15,cpr31,cpr15 msbuh.p cpr10,cpr12,cpr10; mnop1.p; msbuh cpr11,cpr13,cpr11 msbuh.p cpr10,cpr14,cpr10; mnop1.p; msbuh cpr11,cpr15,cpr11 msbuh.p cpr10,cpr16,cpr10; mnop1.p; msbuh cpr11,cpr17,cpr11

```
void unsharp(p, r, i)
       unsigned char *p;
       unsigned char *r;
      int i;
{
  int t0,t1,t2;
  int j, k;
  int p0 = ((i )*WD+(1 ))*4; // p1 p5 p2
int p1 = ((i-1)*WD+(1-1))*4; // p6 p0 p7
  int p2 = ((i-1)*WD+(1+1))*4; // p3 p8 p4
  int p3 = ((i+1)*WD+(1-1))*4;
  int p4 = ((i+1)*WD+(1+1))*4;
   int p5 = ((i-1)*WD+(1 ))*4;
   int p6 = ((i )*WD+(1-1))*4;
   int p7 = ((i )*WD+(1+1))*4;
  int p8 = ((i+1)*WD+(1 ))*4;
for (j=0; j<WD; j++) {
  r[p0+0] = 0;
     t0 = p[p0+1];
     t1 = p[p1+1] + p[p2+1] + p[p3+1] + p[p4+1];
t2 = p[p5+1] + p[p6+1] + p[p7+1] + p[p8+1];
r[p0+1] = limitRGB(( t0 * 239 - t1 * 13 - t2 * 15 - t2/4) >> 7);
     t0 = p[p0+2];
      t1 = p[p1+2] + p[p2+2] + p[p3+2] + p[p4+2]; 
 t2 = p[p5+2] + p[p6+2] + p[p7+2] + p[p8+2]; 
     r[p0+2] = limitRGB(( t0 * 239 - t1 * 13 - t2 * 15 - t2/4) >> 7);
     t0 = p[p0+3];
      \begin{array}{l} t1 = p[p1+3] + p[p2+3] + p[p3+3] + p[p4+3]; \\ t2 = p[p5+3] + p[p6+3] + p[p7+3] + p[p8+3]; \end{array} 
     r[p0+3] = limitRGB(( t0 * 239 - t1 * 13 - t2 * 15 - t2/4) >> 7);
     p0+=4; p1+=4; p2+=4; p3+=4; p4+=4; p5+=4; p6+=4; p7+=4; p8+=4;
  }
}
```

sethi.p #hi((320<<16)|320),gr6; setlo #lo((320<<16)|320),gr6</pre>

ldfi.p @(gr4,0),fr0; addi.p gr4,#4,gr4; mb2h.p cpr8,0,cpr20;

stfi.p fr0,@(gr5,0); addi.p gr5,#4,gr5; bra unsharp\_loop

dcpl.p gr5,gr6,#0; addi.p gr4,-1280,gr0; addi.p gr4,0,gr0; addi gr4,1280,gr0

subicc gr7,#1,gr7,icc0 beg icc0,0x0,unsharp\_exit

mb2h.p cpr1,0,cpr12;

mb2h.p cpr2,0,cpr14;

mb2h.p cpr3,0,cpr16;

mb2h.p cpr4,0,cpr18;

mb2h.p cpr5,0,cpr14; mb2h.p cpr6,0,cpr16;

mb2h.p cpr7,0,cpr18;

mb2h.p cpr0,0,cpr10;

msrl.p cpr10,7,cpr10; mh2bw cpr11,cpr10,cpr0

```
80
```

unsharp: ..

unsharp\_loop:

ldfi.p @(gr4,-1284),fr1; ldfi.p @(gr4,-1276),fr2;

ldfi.p @(gr4,1276),fr3;

ldfi.p @(gr4,1284),fr4;

ldfi.p @(gr4,-1280),fr5; ldfi.p @(gr4,-4),fr6;

ldfi.p @(gr4,4),fr7;

ldfi.p @(gr4,1280),fr8;

# DTU機構

コア間転送機構(DTU)は、DDR、DSM、CSM 間のデータ転送を行うことができる.転送の際に使用 する制御レジスタおよび制御ブロックの内容を図 12.1 に示す. DTU には、送信および受信の際に各々使用 するアドレシング機能として、直接、間接、ストライド、2重ストライドが装備されている.

論理アドレスの解釈は, DTU を起動する実コアのアドレス変換機構に従う. 複数の制御ブロックが連結さ れている場合でも、各々に記載される論理アドレスの解釈はDTU 起動時の DDR-SAT, DSM-SAT, CSM-SATの内容に従うことに注意が必要である.なお、アドレス変換の保持は、DTU 起動時の PEV.DDRSAT、 PEV.DDRPID, PEV.DSMSAT, PEV.DSMSPC, PEV.DSMPSZ, PEV.CSMSAT, PEV.CSMSPC, PEV.CSMPSZ の内部保持により行われるため、DTUの動作が終結するまでの間、DDRPID、DSMSPC、CSMSPC に対 応する各アドレス変換対を変更してはならない. DDR については DDR 領域内アドレスから得られる物理 DDR アドレスを使用する.物理 DDR アドレス空間は論理的に透過な L2 キャッシュにより高速化されてお り, DDR の内容と L2 キャッシュの内容はハードウェアにより整合性が維持される(L1 キャッシュの内容 も同様). DSM については実 DSM 予約空間内アドレスから得られる物理 DSM アドレスを使用する.物理 DSM は各物理コアに括り付けられており、L2 キャッシュは経由しないが各コアの L1 キャッシュは有効で ある. 各コア毎の DSM の内容と L1 キャッシュの内容はハードウェアにより整合性が維持される.

論理メモリ空間にあらかじめ格納した制御ブロックの先頭アドレスを DTU.BLKTOP に書き込み, DTU.CONTROL に対して動作開始指示を書き込むことにより、制御ブロックの内容に基づくデータ転 送動作が開始される. 各制御ブロックには, 当該ブロックの内容に基づくデータ転送を開始するための起動 トリガを指示する領域が設けられており、CPUやDTUによる書き込みを検出して動作を開始させること ができる.また,各制御ブロックには,データ転送終了時の動作として,割り込み,制御レジスタへの表 示,特定アドレスへの書き込みなどの機能を指定することができる.特定アドレスへの書き込みを行うこと により、複数のDTUがCPUとは独立して自律的にデータ転送を行うことが可能である.

関連制御レジスタ	保護	値の意味
DIU.CONTRL	非特	0:転送開始 1:停止指示
DIU.BLKTOP	非特	DSM内相対制御ブロック先頭アドレス
DTU.CBLKAD	非特	処理中制御ブロックアドレス(表示)
DTU.CBLKST	非特	処理中制御ブロック状況(表示)

<u>ہ</u>		
-	DTB.NEXTAD	次のDSM内相対制御ブロック先頭アドレス
	DTB.TRIGTY	当該ブロック起動トリガ 0:無し 1:有り
	DTB.TRIGAD	当該ブロック起動トリガ(監視アドレス)
	DTB.TRIMSK	当該ブロック起動トリガ(マスク値)
	DTB.TRIVAL	当該ブロック起動トリガ(期待値または任意値)
	DIB.TERMIY	当該制御ブロック転送終了時動作指示 0:無し 1:割り込み 2:制御レジスタ表示 3:特定アドレスへの書き込み
	DTB.TERMAD	当該ブロック完了時動作(書き込みアドレス)
	DTB.TERMSK	当該ブロック完了時動作(マスク値)
	DTB.TERVAL	当該ブロック完了時動作(書き込み値)
	DTB.SNDTYP	送信アドレス方式(直接/間接/ストライド/2重など)
	DTB.SNDTOP	送信先頭論理アドレス (DDR/DSM/CSM)
	DTB.SNDIND	インデックスリスト論理アドレス (DDR/DSM/CSM)
	DTB.SXSIZE	送信要素間距離1+要素数
	DTB.SYSIZE	送信要素間距離2+要素数(二次元配列を想定)
	DIB.RCVTYP	受信アドレス方式(直接/間接/ストライド/2重など)
	DIB.RCVTOP	受信先頭論理アドレス (DDR/DSM/CSM)
	DIB.RCVIND	インデックスリスト論理アドレス (DDR/DSM/CSM)
	DTB.RXSIZE	受信要素間距離1+要素数
	DTB.RYSIZE	受信要素間距離2+要素数(二次元配列を想定)

DTB.NEXTAD	00000000 (NULLにより終端)
DIB.TERMIY	当該制御ブロック転送終了時動作指示 0:無し 1:割り込み 2:制御レジスタ表示 3:特定アドレスへの書き込み
:	

図 12.1: DTU 制御レジスタと制御ブロック

# バリア同期機構

プログラム実行開始後、あらかじめ、コアグループに属する1つまたは複数の実コアを指定することに よりサブコアグループを定義した上で、プログラム実行中の任意の時点で同一プロセス ID に属するサブコ アグループ全体の同期を確保する機構である.同期状態は0同期状態と1同期状態からなり、各実コアが現 在の同期状態を認識し、他の全コアに対して0同期または1同期のいずれかを指定して次の同期点到達を放 送することにより全体が同期する.使用する制御レジスタの内容を図13.1に示す.BAR.CORSPCおよび BAR.CORMSK によりバリア空間およびバリアマスク(サブコアグループ)を定義した上で BAR.CONTRL により同期要求を発行する.同期要求の送信先がサブコアグループのみか全コアとなるかはモデル依存であ る. BAR.STATUS には、BAR.CORSPC および BAR.CORMSK に基づく同期状態が表示される.

関連制御レジスタ	保護	値の意味
PEV.CORMAP	特権	0:コア番号変換無効,1:コア番号変換有効
PEV.CORGRP[063]	特権	実コア番号に対応させる物理コア番号 0-63:実コア有効 255:実コア無効
BAR.CORSPC	非特	バリア空間 0:space#0, 1:space#1
BAR.CORMSK	非特	実コア番号バリアマスク(64bit) 0:同期対象外, 1:同期対象
BAR.CONTRL	非特	同期要求放送 0:0 同期要求 1:1 同期要求
BAR.STATUS	非特	同期状態表示 00:非同期状態 01:未定義 10:0 同期状態 11:1 同期状態

図 13.1: BAR 制御レジスタ

# 入出力機構

入出力は、すべてメモリにマップされたレジスタにより制御される。従って、入出力のための特別なアー キテクチャは存在しない。

# 電力制御機構

# 性能評価モデル

本書の最終目的は、性能・回路規模・電力の観点から、演算器アレイアクセラレータ SAPP と、アクセ ラレータを搭載しない一般的なメニコアを定量的に比較することにある.このための準備として、本章で は、SAPPの性能評価モデルについて説明する.

#### C-RTL モデル 16.1

一般に性能評価には、実用アプリケーションを走行させた際のサイクル数を測定する必要がある.厳 密な測定には、少なくとも Verilog 等のハードウェア記述言語を用いてマイクロアーキテクチャを実装し、 Verilog シミュレータ等によりクロックサイクル数を計測しなければならない. しかし, Verilog シミュレー タ等は実行速度が極めて遅く、パラメタを変化させながら実用アプリケーションを何度も走行させることは 困難である.一方,C言語を用いて Verilog と同レベルの RTL モデルを記述することにより,数百倍の速 度にてサイクルシミュレーションを行うことができる.以下,本モデルを C-RTL モデルと呼び, C-RTL モ デルをコンパイルして得られる実行形式ファイルをRTL シミュレータと呼ぶことにする.

C-RTL モデルは、SAPP 全体を主要な回路ブロックに分割し、各回路ブロックをパイプラインレジスタ により終端させた構成に対してクロックを順次印加するモデルである. Verilog モデルと異なり, パイプラ インレジスタへのクロック印加順序は回路ブロックのシミュレーション順になる. 前段から後段に向かう データ流全体の同期動作に対応するため、一般に、パイプラインの後段から前段に向けて順にクロックを印 加する.ただし、このような単純な方法では、後段から前段に向かうバイパスを正確に模擬することはでき ない.バイパスに関しては、1サイクル前の後段パイプラインレジスタの状態を保存しておき、前段に向か わせる工夫が必要である.このような構成により、Verilogにより記述したハードウェアと同等のタイミン グモデルを構築しつつ,高速な RTL シミュレータを実現することができる.以下,図2.4を用いて各回路 ブロックの説明を行う.

**pipe\_frvia** Program Counter(PC)を更新する回路ブロックである. pipe\_frvdecode からの分岐予測情報, および、pipe\_writeからの条件分岐先情報により分岐命令に対応する.

pipe\_frvif 命令キャッシュおよび分岐予測表の読み出しを行う回路ブロックである.

pipe\_frvdecode 命令デコードを行う回路ブロックである. リターンアドレススタックを有しており,非 アレイ動作中に LR が関与する命令を検出した場合, リターンアドレススタックの参照/更新も行う. アレイ動作中は, SAPP 初段におけるデコード結果を用いて, 10.2.3 節「演算器ネットワーク設定の ための命令デコード」において説明した手順により次段以降の演算器ネットワークを順次設定する. なお, pipe\_frviaから pipe\_frvdecode までの回路ブロックは, DCPL 命令を起点として無条件後方分 岐命令に至る命令列を検出した後,非アレイ動作に復帰するまでの間,動作を停止することが可能で ある.メモリから構成される命令キャッシュおよび分岐予測表はスリープモード(後述の電力パラメ タ POWER\_F1\_ACTIVE/POWER\_F1\_INACTIVE に対応)へ,その他の回路は Power-OFF に相当 する状態(後述の POWER\_IA\_IF\_DECODE および POWER\_SELRD に対応)へ各々移行する.ま た,次段以降の演算器ネットワーク設定に関わる伝搬情報生成回路は,DCPL 命令を検出してから無 条件後方分岐命令を検出するまでの間以外は Power-OFF に相当する状態(後述の POWER\_SELRD に対応)へ移行する.

- pipe\_sel\_read SAPP 初段では、レジスタファイルから演算器入力ラッチに対する読み出しを行う. DCPL 命令を起点として無条件後方分岐命令に至る命令列を検出した後、非アレイ動作に復帰するまで の間、動作を停止することが可能である、すなわち、レジスタファイルはスリープモード(後述の POWER\_REGFILE\_INACTIVE に対応)へ,その他の回路は Power-OFF に相当する状態(後述の POWER\_PREG\*に対応)へ各々移行する.一方,次段以降では,前述の演算器ネットワーク設定に 従い,多入力セレクタを経由して,前々段の演算器入力ラッチまたは前段の演算器出力ラッチから演 算器入力ラッチに対する読み出しを行う.すなわち,演算器入力ラッチ毎に,アレイ動作に関与しな いセレクタおよびラッチはPower-OFF に相当する状態(後述のPOWER\_PREG\*に対応)のままと なる.なお、演算器入力ラッチはレジスタ値の段間伝搬機構としても使用するため、演算器入力ラッ チと演算器本体の Power-OFF は必ずしも連動しない.
- pipe\_exec\_brc SAPP 初段では、入力ラッチの情報を元に、条件判定および分岐先アドレス計算を行う. 次段以降では,アレイ動作終結のための条件判定のみが必要であり,分岐先アドレス計算を行う必要 はない. 演算中の電力は、後述の POWER\_EXEC\_BRC に対応する.
- pipe\_exec\_me1-4 入力ラッチの情報を元に、浮動少数点演算またはメディア演算を行う.演算中の電力 は、後述の POWER\_EXEC\_ME1-4 に対応する.
- pipe\_exec\_al2-4 入力ラッチの情報を元に、ALU/MULTIPLY(部分積)/SHIFT 演算を行う. 演算中の電 力は、後述の POWER\_EXEC\_AL2-4 に対応する.
- pipe\_exec\_eag 入力ラッチの情報を元に、LD/ST のためのアドレス計算を行う.演算中の電力は、後述 の POWER\_EXEC\_EAG に対応する.
- pipe\_exec\_op1 pipe\_exec\_eag からのアドレス情報を元に、L1 キャッシュを参照し、また、各段のL0 キャッ シュへの書き込みに必要な段間伝搬レジスタ(図2.4における oop4)の更新を行う.サブコア毎のL1 キャッシュの電力は、後述の POWER\_L1 に対応する.また、LD/ST が写像された最終段まで oop4 が伝搬される. oop4 毎の電力は、後述の POWER\_OOP4 が対応する.
- **pipe\_exec\_op0** pipe\_exec\_eag からのアドレス情報を元に,L0 キャッシュから oop1 への読み出しまたは ストアバッファへの書き込みを行い, また, oop4 から L0 キャッシュへの書き込みを行う. LD/ST が 写像された段のみ動作する L0 キャッシュの電力は、後述の POWER\_L0 に対応する.

	表 16.1	: 性能パラメタ
パラメタ名	設定値 (cycle)	説明
Q_FRET	8	return-address stack
STBF	4	store buffer
F1WAYS	4	F1 cache-ways 4
F1WSIZE	4096	F1 way-size 4KB
F1LINE	64	Line–size 64B
LOWSIZE	64	L0 way-size 64B
LOLINE	16	Line–size 16B
L1WAYS	4	L1 cache-ways 4
L1WSIZE	4096	L1 way-size 4KB
L1LINE	64	Line–size 64B
L2SIZE	16M	L2 total-size 16MB(direct-map)
L2LINE	64	Line–size 64B
F1DELAY	8	F1 miss-penalty 8cycle
L1DELAY	8	L1 miss-penalty 8cycle
L2DELAY	8	L2 miss-penalty 8cycle
SUB_ARRAY	9	Depth of subcore
SUBCORE_NUM	4	Number of subcore per PE
L2BANK_INTERLEAVE	L1WSIZE	L2 bank address interleave size
L2BANK_NUM	256	Number of L2 bank
PENUM	4	Number of PE

## 16.2 性能パラメタ

C-RTL モデルは、表 16.1 に列挙する性能パラメタを変化させての評価が可能である.

## 回路遅延検証モデル

本章では、C-RTL モデルにおけるパイプライン構成の妥当性を検証するための回路遅延検証モデルについて説明する.

### 17.1 FPGAモデル

C-RTLモデルは、プロセッサ機能、外部キャッシュ機能、主記憶機能、入出力機能を有し、十分な速度 で実用アプリケーションを走行させて性能評価を行うことができる.しかし、C-RTLモデルのパイプライ ン構成および各回路ブロックの構成が、タイミングおよび回路遅延の観点からLSIとして実現可能である ことを検証する必要がある.モデルの妥当性を裏付けるためには、プロセッサ機能およびその他の機能につ いて C-RTLモデルと同等のハードウェアを実現し、各回路ブロックの動作タイミングを検証しつつ、合成 配置配線結果によって明らかになった遅延の偏り等をフィードバックすることが重要である.また、FPGA 化により、C-RTLモデルのさらに 50 倍程度の実用アプリケーション動作速度を得られることから、より多 くの試験プログラムを走行させることができる.以下、本モデルを FPGA モデルと呼び、実用アプリケー ションを走行可能なシステム全体を GP5V330MF システムと呼ぶことにする.

### 17.2 GP5V330MFシステムの構成

GP5V330MFシステムは、PC/AT 互換機(PCI-HOST)のPCI-Express スロットに、FPGA(XC5V330T) および SRAM を搭載した PCI ボード(GP5V330MF)を接続し、プロセッサ機能を FPGA 上に、外部キャッ シュ機能をオンボード SRAM 上に、また、主記憶機能および入出力機能を PCI-HOST 上に各々実現し、全 体として実用アプリケーションを走行可能とする装置である。また、複数の GP5V330MF システムを相互 接続することにより、図 2.9 に示すマルチコア構成の評価モデルを構築できる。このような装置は市販され ておらず、独自仕様のインタフェースを用いることから、以下、各部物理インタフェースおよび論理インタ フェースを中心に説明を行う。

### 17.2.1 FPGA 外部の物理構成

### GP5V330MF の構成

まず,図 17.1 および図 17.2 に示す GP5V330MF 単体の外部仕様を列挙する.

- PCI-Express2.0 スロットに対応(データ転送速度は 10Gbps)
- PCI-Express2.0 デバイスドライバは, FreeBSD7.2R、32bit 版 Linux カーネル 2.6.18, 64bit 版 Linux カーネル 2.6.9 に対応
- 512MbitのDDR2-SDRAMを搭載
- XC5V330Tを2基搭載(デイジーチェインによるコンフィグレーション)
- Ethernet 経由またはフラッシュメモリによるコンフィグレーション



図 17.1: GP5V330MFの外観



### 図 17.2: GP5V330MFの構成

• XC5V330T への供給クロックは 200MHz. XC5V330T 内部の DCM モジュールによる逓倍または分 周クロックをボード上の各ユニットに対して独立に供給

信号名	説明
A(入力)	SRAMA/B_A19-0 に対応(アドレス信号)
BA-BD(入力)	SRAMA/B_BW3-0 に対応 (バイト毎書き込み, Active-LOW)
W(入力)	SRAMA/B_RW に対応(書き込みイネーブル, Active-LOW)
E1(入力)	SRAM_CE7-0に対応(チップイネーブル, Active-LOW)
G(入力)	SRAMA/B_OE に対応(出力イネーブル,常時 LOW)
ADV(入力)	LOW 固定(常時アドレスセット可)
CKE(入力)	LOW 固定(クロック入力バッファ常時イネーブル)
ZZ(入力)	LOW 固定(パワーダウン未使用)
FT(入力)	N.C. (Pipeline モード)
LBO(入力)	SRAMA/B_LBO に対応(リニアバースト,常時 LOW)
CK(入力)	XC5V330TのXXX に対応(クロック)
DQA-DQD(入出力)	SRAMA/B_D35-0 に対応

表 17.1: ZBT-SSRAM 側信号の制御

- XC5V330T 毎にロジックアナライザによる 64 チャネルの波形観測が可能
- XC5V330T 毎に 32MB の ZBT-SSRAM を搭載
- XC5V330T 相互接続手段として 1Gbps の Rocket-I/O を各 16 組(送受信ペア)装備

各 XC5V330T の外部ピン接続は以下の通りである.

- ロジックアナライザ用コネクタ (CN5,CN6) AM2 (CN5.CLK0) … 【未定】
- デジタルオシロ接続用タップ AM2(TP1)…【未定】
- **DDR2-SDRAM** AM2 (TP1) …【未定】
- ZBT-SSRAM(GS8320Z36) AM2 (TP1) …【未定】
- Local-BUS AM2(TP1)…【未定】
- Rocket-I/O AM2(TP1)…【未定】
   隣接 XC5V330T
- AM2(TP1)…【未定】

### XC5V330TとDDR2-SDRAMの物理インタフェース

FPGA モデルの実装には使用しない.

### XC5V330T と ZBT-SSRAM の物理インタフェース

XC5V330T 毎に 36bit × 1M ワードの ZBT-SSRAM を計 8 個搭載しており, 36bit × 4M ワード× 2 組 の外部メモリとして使用できる. 表 17.1 に ZBT-SSRAM 側信号の概要を示す.

### PCI ブリッジ Local-BUS の物理インタフェース

PCIインタフェースと、全てのXC5V330T, DDR2-SDRAM, ZBT-SSRAM を接続する汎用バスである. これらの資源は、PCI-HOST のメモリ空間上にマップされ、直接参照することができる.詳細は GP5V330

信号名	説明
L_RSTX(出力)	リセット信号
L_DRQX(出力)	ブリッジからの転送要求信号
L_DACKX(入力)	転送要求に対する応答(LOW の場合 Local 側がスレーブ, HIGH の
	場合 Local 側がマスタ)
L_ADSX(入出力)	転送開始(バスマスタが出力)
L_WEX(入出力)	LOW は WRITE, HIGH は READ に対応
L_BSTMX(入出力)	LOW はバーストモードに対応
L_RDYOX(出力)	ブリッジ側転送準備 OK
L_RDYIX(入力)	Local 側転送準備 Ok
L_AD(入出力)	ブリッジ側マスタの時はアドレス+データ,Local 側マスタの時はア
	ドレス+バイト数+データ
L_BEX(入出力)	バイトイネーブル
L_INTX(入力)	割り込み信号
L_S64X(入力)	PCI 制御レジスタ選択信号
L_DBSYX(出力)	PCI 書き込み状態の表示(ただし,特に使用しなくてよい)

表 17.2: PCI ブリッジ Local-BUS インタフェース信号の概要

Local ブリッジ IP コア仕様書を参照のこと. 表 17.2 にインタフェース信号の概要,図 17.3 にタイミング チャートを示す.

### Local-BUS による ZBT-SSRAM の直接制御

前述の ZBT-SSRAM および Local-BUS インタフェースの組み合わせにより, Local-BUS から SSRAM を直接制御できる. すなわち, PCI-HOST の主記憶空間に ZBT-SSRAM を対応付け, PCI-HOST が ZBT-SSRAM の内容を直接参照/更新することができる. 図 17.4 から図 17.7 に, Loca-BUS による ZBT-SSRAM 直接制御のタイミングチャートを示す.

### 17.2.2 FPGA 内部の物理構成

XC5V330T内に,前述した物理構成と接続する SAPP 機能を搭載することにより,GP5V330MF を SAPP 評価システムとして利用する.SAPP 機能は,大まかに,プロセッサ機能と,XC5V330T外部の物 理構成とのインタフェース機能からなる.各ブロック間インタフェースの概要を図 17.8 に示す.

### プロセッサ機能と外部メモリ機能の物理インタフェース

表17.3に外部メモリ機能側からみたプロセッサ機能の物理インタフェース,図17.9から図17.12にタイミ ングチャートを示す.ビット幅や未使用信号の取扱いに関する差異を除き,表17.1に示したZBT-SSRAM物理 インタフェースと同様である.ただし,ハンドシェイクのための信号 BSYX/XREQ/XGNT/WRDY/RRDY が追加されている.外部メモリへの書き込み時,プロセッサ機能内のメモリ制御部は,BSYX 信号がOFFで あることを確認した上で A/B/W/D に有効値を出力し XREQ 信号を ON にする.次に XGNT 信号の ON を観測し XREQ 信号を OFF にする.外部メモリへの書き込み完了と同時に WRDY 信号は ON,BSYX 信 号は OFF となる.同様に,外部メモリからの読み出し時,プロセッサ機能内のメモリ制御部は,BSYX 信 号が OFF であることを確認した上で A/W に有効値を出力し XREQ 信号を ON にする.次に XGNT 信号 の ON を観測し XREQ 信号を OFF にする.読み出し完了と同時に RRDY 信号は ON,BSYX 信号は OFF となり,メモリ制御部は D 上の読み出しデータを取り込む.なお,外部メモリに対する書き込み要求およ び読み出し要求の単位は,データ信号線幅と同じく 64 ビットである.



図 17.3: PCI ブリッジ Local-BUS インタフェースのタイミングチャート

### プロセッサ機能と PCI-HOST 機能の物理インタフェース

表 17.4 にプロセッサ機能と PCI-HOST 機能の物理インタフェース,図 17.13 にタイミングチャートを示 す. XINT は、PCI-HOST が後述する BAR2 空間先頭ワードへの書き込みを完了し、プロセッサ機能に対し て動作を指示する際に ON になる.プロセッサ機能が XINT を検出し XACK を ON にした時点で,XINT は OFF にならなければならない. XREQ はプロセッサ機能が BAR2 空間に対して書き込みまたは読み出 しを行う際に ON にする信号線である.



図 17.4: PCI-HOST による SSRAM 直接制御 (WRITE)



図 17.5: PCI-HOST による SSRAM 直接制御 (WRITE バーストモード)

### 17.2.3 PCI-HOST に対する論理インタフェース

PCI-HOST と GP5V330MF の論理インタフェースは, PCIバス上のレジスタ空間に写像された GP5V330MF 上の空間群 BAR3,BAR2 である(表 17.5). ioctl()のオーバヘッドを削減するために, BAR3 の後半アド



図 17.6: PCI-HOST による SSRAM 直接制御 (READ)



図 17.7: PCI-HOST による SSRAM 直接制御 (READ バーストモード)

レスに BAR2 の機能を割り当て、全てを mmap() により写像して使用してよい. BAR3 空間は外部メモ リインタフェース(詳細は第4章), BAR2空間は制御インタフェース(詳細は第5章)に各々対応する. PCI-HOST 側デバイスドライバは、付録を参照のこと.



図 17.8: 各ブロック間の物理インタフェース

### 17.2.4 GP5V330MF システムの全体構造

GP5V330MFシステムは単一のFPGA上に構築することが困難であるため,図 17.14に示すように、1 台のPC/AT互換機に、GP5V330MFを2基搭載するPCIボードを2枚搭載し、Rocket-I/Oにより4基の FPGAをリング接続した基本構成を利用する。各PEは4基のFPGAを用いて実装される。複数PEを実現 するためには、複数台のPC/AT互換機をEthernetにより接続する。全体として1つのシミュレーション環 境を実現するために、主記憶および外部キャッシュを集中管理する SAPP 制御プログラムを PCI-HOST#0 上で動作させ、その他のPCI-HOST にはスレーブプログラムを動作させる。すなわち、実現可能な PE数 は PCI-HOST 数によって決まる。図 17.15 にブロック間接続の詳細を示す。

### 17.3 GP5V330MFシステムの記憶

本章では、主記憶アドレスに関連する記憶に関して説明する.アドレス計算は32ビットでラップ・アラ ウンドする.2,4,8 バイトをそれぞれ半語、語、倍長語と呼ぶ.半語、語、倍長語は任意のアドレスから始

信号名	説明
M_XREQ(入力)	外部メモリ参照要求信号, Active-LOW
M_XGNT(出力)	要求受付完了信号, Active-LOW
M_WEX(入力)	書き込みイネーブル, Active-LOW
M_BSTMX(入力)	LOW 時はバーストモード
M_WRDY(出力)	書込完了信号,Active-HIGH.本信号の ON をもってプロセッサ機
	能は参照要求を消去できる
M_RRDY(出力)	読出データ valid 信号, Active-HIGH. 本信号の ON をもってプロ
	セッサ機能は参照要求を消去できる
M_A(入力)	アドレス, A31-3
M_BEX(入力)	バイト毎書き込みフラグ, Active-LOW, B7-0
M_D(入出力)	データ, D63-0
M_BSYX(出力)	動作中を示すビジー信号, Active-LOW
M_STAT(出力)	状態表示信号, STAT1-0 (0:empty 2:OP-ok 3:IF-ok)

素 17.9. プロセッサ 从郊メモリインタフェーフ 信号(110 木)の概要



図 17.9: 外部メモリインタフェース信号のタイミングチャート (WRITE)

まるバイト位置に置けるのではなく、決まったアドレスの場所のみに置くことができる.すなわち、0番地、 または、それぞれ2,4.8の倍数のアドレスから始まる場所にしか置けない.レジスタの各ビットとの関係は リトルエンディアンに従う.また、アドレスのタイプは実アドレスである.主記憶アドレス空間は、表17.6 の通りである.このうち、キャッシャブル主記憶アドレス空間の読み出しは、プロセッサ内蔵キャッシュ、 外部キャッシュ, PCI-HOST 主記憶装置の優先順に行われる.主記憶アドレス空間への書き込みは,内蔵 キャッシュから外部キャッシュへはストアスワップ、外部キャッシュから主記憶へもストアスワップ方式に 従う.プロセッサ内蔵キャッシュと外部キャッシュのインタフェースは,表 17.7 に示す ZBT-SSRAM 空間 に配置される. なお, この空間は GP5V330MF 毎に存在する. PCI-HOST が複数枚の GP5V330MF を搭 載し,各 SubCore が各 FPGA に実装される場合,各空間には SubCore#0 と SubCore#1 に対応する領域 のみが存在する.図17.16に、記憶階層間のキャッシュライン転送手順の詳細を示す.



図 17.10: 外部メモリインタフェース信号のタイミングチャート (WRITE バーストモード)



図 17.11: 外部メモリインタフェース信号のタイミングチャート (READ)

### 17.3.1 内蔵キャッシュ

内蔵命令キャッシュは4ウェイ物理アドレスキャッシュ構成,内蔵データキャッシュは,1ウェイの通常 物理アドレスキャッシュにソフトウェア制御可能領域(読み込み専用が9ウェイ分)を加えた構成である.



図 17.12: 外部メモリインタフェース信号のタイミングチャート (READ バーストモード)

信号名	説明
C_XINT(出力)	PCI-HOST からのリクエスト信号, Active-LOW
C_XACK(入力)	プロセッサからの INT 受付け信号, Active-LOW
C_XREQ(入力)	プロセッサからのレジスタ参照信号, Active-LOW
C_A(入力)	アドレス, A3-0
C_WEX(入力)	書き込みイネーブル, Active-LOW
C_D(入出力)	データ, D31-0

表 17.4: プロセッサ制御インタフェース信号(40本)の概要

各ウェイのラインサイズは 64 バイト,容量は 4K バイトである.

内蔵命令キャッシュの読み出しに際してキャッシュミスが検出された場合、最終的に外部キャッシュから転 送される有効ラインの格納先となる入れ換え対象ラインが4ウェイの中からLRU アルゴリズムに基づいて 決定される。有効ラインの読み出し要求が、読み出し主記憶アドレスとともに外部メモリインタフェースに キューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) される.外部キャッシュから到着した有効ライン は一旦外部メモリインタフェース内バッファ(L2\_ctl.dline)に格納される.プロセッサ機能は、M\_STAT=3 による通知を受けて、内蔵命令キャッシュの入れ換え対象ラインに書き込む.

内蔵データキャッシュは1ウェイの通常物理アドレスキャッシュであるため, 読み出しに際してキャッ シュミスが検出された場合、最終的に外部キャッシュから転送される有効ラインの格納先は一意に決まる. 入れ換え対象ラインがダーティラインである場合、入れ換え対象ラインの内容が外部メモリインタフェー ス内バッファ(L2\_ctl.dline)に書き込まれ、外部キャッシュへの追い出しおよび有効ラインの読み出し要 求が、追い出し先主記憶アドレス、読み出し主記憶アドレス、書き込み先ウェイ番号(L2\_ctl.repl\_daddr, L2\_ctl.addr, L2\_ctl.repl\_way) とともに外部メモリインタフェースにキューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) される.一方,入れ換え対象ラインがダーティラインでない場合,有効ラインの読み出し



図 17.13: プロセッサ制御インタフェースのタイミングチャート (WRITE/READ)

|--|

$atop(vtophys((vm\_offset\_t)rman\_get\_virtual(bus\_alloc\_resource(dev, SYS\_RES\_MEMORY, RID\#)))) \\$				
インタフェース名	RID#	説明		
BAR3(0x0-0x3ffffff)	PCI_CBMA:0x10	前半 32MB は ZBT-SSRAM 空間,後半 32MB は未使用.		
		プロセッサ機能が外部メモリを参照する際に使用する.		
BAR2(0x0-0x1ff)	PCI_CBMA:0x10	PCI-HOST がプロセッサ機能へ動作を指示する際,およ		
		び、プロセッサ機能から PCI-HOST への例外通知/サー		
		ビス要求の際に使用する.		

要求が,読み出し主記憶アドレスとともに外部メモリインタフェースにキューイング(L2\_ctl.v=3, stat=1, M\_STAT=1, type) される.外部キャッシュから到着した有効ラインは一旦外部メモリインタフェース内 バッファ(L2\_ctl.dline) に格納される.プロセッサ機能は,M\_STAT=2 による通知を受けて,内蔵キャッシュの入れ換え対象ラインに書き込む.

内蔵データキャッシュへの書き込みに際してキャッシュミスが検出された場合も同様にキューイングされる.外部キャッシュから到着した有効ラインは一旦外部メモリインタフェース内バッファ(L2\_ctl.dline)に 格納される.プロセッサ機能は、M\_STAT=2による通知を受けて、内蔵キャッシュの入れ換え対象ライン に、ストアデータとともに書き込む.また、入れ換え対象ラインのダーティビットをセットする.

なお、プロセッサ機能が命令フェッチやロード命令を投機実行する場合、外部メモリインタフェースに一 旦キューイング(L2\_ctl.v=3, stat=1, M\_STAT=1, type)された読み出し要求が、プロセッサ機能によ り消去(L2\_ctl.opcd=15またはL2\_ctl.type=8の場合に、L2\_ctl.v=0, stat=3指定によりstat=M\_STAT) されることがある.この操作によっても、外部キャッシュの動作が停止することは保証されず、後述の動作 によりM\_STAT=2/3が報告されることがある。プロセッサ機能が、読み出し要求を消去した後に、外部メ モリインタフェースに対して新たな要求をキューイングする際には、M\_STAT が busy (=1) でないことを 確認しなければならない.

### 17.3.2 外部キャッシュ

命令/データ共用外部キャッシュは、ダイレクトマップの物理アドレスキャッシュ、ラインサイズは 64 バ イト、容量は 2M バイトである.

外部メモリインタフェースに読み出し要求がキューイング (L2\_ctl.v=3, stat=1, M\_STAT=1, type) さ れている場合,外部キャッシュが検査される.キャッシュヒットの場合,当該ラインの内容が外部メモリインタ フェース内バッファ (L2\_ctl.dline) に格納され,内蔵キャッシュに対して有効ラインの到着がM\_STAT=2/3 により通知される.外部キャッシュミスが検出された場合で,入れ換え対象ライン (ダイレクトマップなの で一意に決まる)がさらにダーティラインである場合,入れ換え対象ラインの内容が主記憶インタフェース 内バッファ (MM\_ctl.dline) に読み出され,主記憶への追い出しおよび有効ラインの読み出し要求が,追い 出し先主記憶アドレスおよび読み出し主記憶アドレスとともに主記憶インタフェース (MM\_ctl.repl\_daddr, MM\_ctl.addr) にキューイングされる.一方,入れ換え対象ラインがダーティラインでない場合,有効ライ





-125MHz 50MHz (AURORA USR CLK=62.5MHz) -125MHz gp5v330#0 PCIE fp1\_lbus pe0\_resetによるRESET範囲 gp5v330#1 fp1\_lbus PCIE MF1\_pe0 MF1 pe0 sram\_mb sram\_1b sram\_mb sram\_lb ÷. É M\_X PE0SC#0 CH2 PE0SC#3 M\_X ÷. LCLK LCLK PCLK PCLK CH2 PCLE PCLK CH2 PCLK PCTK TCTR ★LRST LEUS | LRST ★LRST ROCKET LRST PRST PRST LRST сх cable сх c\_20 PRST PRST -**E**c 20 PRS PRST DDCT mmap1: 0x3ffff20 0x3ffff20 PCLK PCLK CH1 PCLK PCLK CH1 PCLK PCLK SCLK STAT SCLK SCLIK SCLIKEX SRAM SCLK SCLKEX SRAM R O R 0x2000000 0x2000000 L2ct L2ct С КВ С вк 2 E B T GPLBUS CLK/RST E 2 T B GPLBUS CLK/RST GPIO GPIO sram\_mb sram\_lb am\_mb sram\_lb PE0SC#1 PE0SC#2 M\_X M\_X TCTK TCTR PCLK PCLK CH1 PCLK PCTR CHI PCLK PCTK TCTK TCTK LEUS LRST 🖈 ★LRST■LBUS LRST■ ★LRST LRST PRST PRST LRST LRST LRST C\_X CΣ c\_20 -PRST -∎c\_20 PRSI PRST CH2 PRSI mmap1: 0x7ffff20 nmap0: 0x7ffff20 PCLK PCLK CH2 PCLK PCLK CH2 PCLK PCLK SCLK ROCKET cable SCLK STAT STAT SCLK SCLK mmap0: 0x6000000 mmap1: 0x6000000 SCLKEX L2ct L2ct SCLKEX SRAM SRAM MF2\_pe0 fp2 lbus MF2 pe0 fp2 lbus lbus reset … 全体reset エマFunder creg20カウンタにより, pe0とaurora全体reset (nsimアプリ再実行時に使用) 本来はシステム全体をresetしたいが, FRGAが別なので通信パスは同時resetできない. そこで, reset手順を一部nsimに任せる. pe0\_reset peo resetでTX FULL=0.RX EMP=1.TX RST=1.RX RST=1, その後nsimからRX RST=0, 続いてnsimからTX RST=0

LCLK:lbus\_clk, LRST:lbus\_rst, PCLK:C\_CLK, PRST:pe0\_reset, 🔳 :asynchronous\_fifo/synchronous\_fifo



ンの読み出し要求が、読み出し主記憶アドレスとともに主記憶インタフェースにキューイングされる.

主記憶から到着した有効ラインは一旦主記憶インタフェース内バッファ(MM\_ctl.dline)に格納され,外部 キャッシュの入れ換え対象ラインに書き込まれるとともに,外部メモリインタフェース内バッファ(L2\_ctl.dline) に格納され,内蔵キャッシュに対して有効ラインの到着がM\_STAT=2/3により通知される.

外部メモリインタフェースに追い出し要求がキューイングされている場合,追い出し先となる外部キャッシュが検査される.外部キャッシュミスが検出された場合で,入れ換え対象ライン(ダイレクトマップなので一意に決まる)がさらにダーティラインである場合,入れ換え対象ラインの内容が主記憶インタフェース内バッファ(MM\_ctl.dline)に読み出され,主記憶への追い出し要求が,追い出し先主記憶アドレスとともに主記憶インタフェースにキューイングされる.一方,入れ換え対象ラインがダーティラインでない場合,または,外部キャッシュヒットの場合,外部メモリインタフェース内バッファ(L2\_ctl.dline)の内容が入れ換え対象ラインに格納され,入れ換え対象ラインのダーティビットがセットされる.

0x0000000-0x0effffff 0x0f000000-0x0fffffff	キャッシャブル主記憶領域 ノンキャッシャブル主記憶領域
0x0f004000 0x0f004010 0x0f004014 0x0f004018 0x0f00401C 0x0f004020 0x0f004100 0x0f004104 0x0f100000 0x0f180000 0x0f280000	SWI-OPCD SWI-GR4 SWI-GR5 SWI-GR5 SWI-GR7 SWI-RETVAL 書き込み時, PCI-HOSTのcam\_capt()を呼び出す 書き込み時, PCI-HOSTのx11\_updt()を呼び出す CAM_L_BUF(320x240仮想スクリーン#1[左上] CAM_R_BUF(320x240仮想スクリーン#2[右上] CAM_W_BUF(320x240仮想スクリーン#3[左下] CAM_D_BUF(320x240仮想スクリーン#4[右下]
0x10000000-0xffffffff	未実装領域

表 17.6: 主記憶アドレス空間

BAR3内アドレス	説明	各ビット	の説明	備考
0x000003f - 00	SubCore#0 L2bf lineバッファ	byte63-32 : 12bf	byte31-00 : 12bf	
0x0000047 - 40	SubCore#0 L2ct.ADDR,MASK	bit63-32:addr	bit31- 0: mask	メモリ要求バイトマスク
0x000004f - 48	SubCore#0 L2ct.DRV, DRPT	bit63-32: drv	bit 7- 0:drt bit31- 8:drp	ストア値等マージ値 格納先REC種別 格納先REC番号
0x0000057 - 50	SubCore#0 L2ct.DADR,REPL	bit63-32:repl_daddr	bit 0:repl_nc bit 1:repl_dirty bit31-24:repl_way	non-cacheable 追い出し指示 追い出し先ADDR 追い出しway#
0x000005£ - 58	SubCore#0 L2ct.DMKH,DMKL	bit63-32:dmkh	bit31- 0:dmkl	追い出しライン部分有効バイトマスク
0x0000077 - 60	未使用			
0x000007£ – 78	SubCore#0 L2ct.0000		bit 1- 0:v bit 5- 4:stat bit 7 :flush	processorから3書込時はstatに1を指定 processorからの書込時、 M_STAT無変更時はstatに3を指定 M_STAT=の変更時はstatに0を指定 hostからstatを更新する際にvも変更さ れるがprocessorはvを参照しない (内部的なvを参照するのみ) processorから3書込時はM_STATをコピー hostからの場合はそのままM_STATに伝搬 Processorから、
			bit13- 8:t bit17-14:type bit23-18:opcd bit25-24:at bit31-26:len	遅延調整タイマ メモリ要求種別 メモリ要求詳細 メモリ要求アーキテクチャ識別子 メモリ要求長
0x00000b£ - 80	SubCore#1 L2ct領域			SubCore#0に同じ
$0 \times 00000 \text{ff} - c0$	SubCore#1 L2bf領域			SubCore#0に同じ
0x0000100 : 0x0000fff	未使用			
0x000107f - 00	SubCore#0 BAR2制御レジスタ			
0x00010ff - 80	SubCore#1 BAR2制御レジスタ			SubCore#0に同じ
0x0001fff : 0x000ffff	未使用			6 <b>4來B</b> 空間

### 表 17.7: ZBT-SSRAM 空間

なお、前章において説明した通り、ZBT-SSRAM 空間は PCI-HOST が直接参照/更新することができる. 外部メモリインタフェースを含む外部キャッシュの制御は、ソフトウェアとして PCI-HOST 上に実装しても よいし、ハードウェアとして XC5V330T 上に実装してもよい. 1次キャッシュミスに要する実サイクル数 を減らす必要がある場合には、後者の構成が望ましい.ただし、後者の構成とする場合には、ZBT-SSRAM


図 17.16: 記憶階層間のキャッシュライン転送手順

空間に主記憶インタフェースを追加する必要がある.

### 17.3.3 主記憶

主記憶を管理する PCI-HOST は、主記憶インタフェースに読み出し要求がキューイングされている場合、主記憶から該当ラインを読み出し、主記憶インタフェース内バッファ(MM\_ctl.dline)に格納した後に外部キャッシュ制御部に対して有効ラインの到着を通知する.また、主記憶インタフェースに追い出し要求がキューイングされている場合、主記憶インタフェース内バッファ(MM\_ctl.dline)から主記憶に書き込み を行った後に外部キャッシュ制御部に対して書き込み完了を通知する.

### 17.3.4 システムコール時の動作

プロセッサ機能が SWI 命令を検出し PCI-HOST にシステムコールを実行させる場合, PCI-HOST に 通知する前にプロセッサ機能が内蔵キャッシュの内容をフラッシュし,最新データが外部キャッシュまたは 主記憶上に格納されている状態を保証しなければならない. SWI 命令によるプロセッサ機能の停止を検出 した PCI-HOST は,必要に応じて外部キャッシュのダーティラインを主記憶装置に書き出し,外部キャッ

BAR2内アドレス	説明	プロセッサR/W	PCI-HOSTR/W
プロセッサ制御レジスタ			
0x0000007 - 00 0x000000f - 08 0x0000017 - 10 0x0000027 - 20	(h_c) bit 3-0 h_p bit15-4 h_s bit31-16 h_param 下位4バイト h_control 下位4バイト pe0_reset bit15-0	-未使用- R R R R R	-未使用- W W W W
システムコール制御レジスタ			
0x0000047 - 40 0x000004f - 48 0x0000057 - 50 0x000005f - 58 0x000006f - 68 0x000006f - 68 0x0000077 - 70 0x000007f - 78	(c_stat)       bit 3- 0         (a_stat)       bit 9- 4         f_stat       bit15-10         s_stat       bit23-16         p_ipctv       bit27-24         p_ipctb       bit31-28         ipctbase       下位4バイト         ipctlen       下位4バイト         ipcttar       下位4バイト         -未使用-       -未使用-         -未使用-       -未使用-		-未使用- -未使用- R (h_p非0書込時busy) R (h_s非0書込時busy) R (h_s非0書込時busy) R R R R R R R -未使用- -未使用- -未使用-

表 17.8: 制御レジスタ

シュの該当ラインを無効化した上でシステムコールを実行し、当該プロセッサ機能に対して継続実行要求またはリスタート要求(longjump時のみ)を発行しなければならない.

### 17.4 GP5V330MFシステムの制御

本章では、制御インタフェースについて説明する.制御インタフェースは、前述の BAR2 空間上に割り 付けられた、プロセッサ制御レジスタ(ハードウェアモニタ制御レジスタ含む)およびシステムコール制御 レジスタからなる.プロセッサ機能は、PCI-HOST からの制御情報(h\_p, h\_s, h\_param, h\_control)を 受取り、また、PCI-HOST に対してプロセッサ機能の状態(f\_stat, s\_stat, p\_ipetv, p\_ipetb, その他 PE 間連携用レジスタ)を通知する.表 17.8 に各制御レジスタの詳細を示す.プロセッサ R/W の列は、プロ セッサ機能側に許可されるアクセス種別、PCI-HOSTR/W の列は、PCI-HOST 側に許可されるアクセス種 別を示す.なお、PCI-HOST が pe0\_rstcount に非ゼロの 16 ビット値を書き込んだ場合、プロセッサ機能に 至る PE0\_RESET 信号がアサートされ、pe0\_rstcount がデクリメントされて 0 に達した後に PE0\_RESET 信号が解除される.

PCI-HOST が h\_p に対して FRV 制御コマンド(0x800 から 0xfff までのいずれか)を書き込んだ場合, f\_stat に 1 (STATUS\_BUSY) がセットされ、その後、各機能毎に規定された値がセットされる.h\_s に対 してハードウェアモニタ制御コマンドを書き込んだ場合,s\_stat に 1 (STATUS\_BUSY) がセットされ、そ の後、各機能毎に規定された値がセットされる.

プロセッサ機能は、PCI-HOST からのh\_pまたはh\_sへの書き込みに伴ってアサートされる前述のC\_XINT 信号により、h\_pまたはh\_sの更新を検知し、BAR2空間を直接参照することにより、h\_p、h\_s、h\_param、 h\_control を受け取る.なお、現時点では、h\_control の有効ビットは SINGLE\_CYCLE(ビット1)であ る.SWI 命令を検知したプロセッサ機能は、SWI 命令が PCI-HOST により実行されるよう、FRV の場合 はf\_stat=4 (STATUS\_SWI)により PCI-HOST に対して SWI 情報を通知し、前述の C\_XINT 信号によ り PCI-HOST による SWI 命令の実行完了を待ち合わせる.SINGLE\_CYCLE が1の場合、1サイクル動 作後に、s\_stat=2 (SCAN\_SINGLE\_STOP)または s\_stat=3 (SCAN\_ERROR\_STOP)を通知する.ただ し、ZBT-SSRAM のバースト転送を行う外部メモリインタフェースに関しては、1サイクルで停止する保 証はなく,引き続く1サイクル動作が論理的に矛盾しない範囲内において外部メモリインタフェースが複数 サイクル動作後に停止状態に遷移することがある.

### 17.4.1 プロセッサ制御レジスタ

本インタフェースは、PCI-HOSTによる、プロセッサ機能の起動/停止、および、システムコール実行 時のアーキテクチャレジスタの参照/更新のための論理インタフェースである.

### PROC\_NOP

h_p	0x000
h_param	未使用
何もしない	<u>f_stat</u> は変化しない.

### PROC\_FRV\_CONTINUE

h_p	0x801
h_param	未使用

プロセッサ機能は停止状態から走行状態に遷移し、プロセッサ内部に保持されている実行開始アドレス から命令の実行を開始する.プロセッサが走行状態である時に本機能を指定した場合,実行結果は予測不能 である.本機能の実行完了時に、f\_stat が1から0(STATUS\_NORMAL)に遷移する.

### PROC\_FRV\_RESTART

h_p	0x802
h_param	実行開始アドレス

プロセッサ機能は停止状態から走行状態に遷移し、h\_param により指定される実行開始アドレスから命 令の実行を開始する.プロセッサ機能が走行状態である時に本機能を指定した場合,実行結果は予測不能で ある.本機能の実行完了時に、f\_stat が1から0(STATUS\_NORMAL)に遷移する.

### PROC\_FRV\_FLUSH\_STOP

h_p	0x803
h_param	未使用

本機能は、通常、システムリセット直後に発行される、プロセッサ機能は、内蔵キャッシュのダーティ ラインを外部キャッシュに書き出した後、全てのキャッシュラインを無効化し、走行状態から停止状態に遷 移する.外部キャッシュ機能を PCI-HOST 上のソフトウェアとして実装している場合, Flush\_Stop 動作中 に、L2\_ctl を通じて PCI-HOST に対して外部キャッシュへの追い出し要求が通知されることがある.本機 能の実行中, f\_stat が1から2(STATUS\_FLUSH)に遷移し,実行完了時に3(STATUS\_FLUSH\_END) に遷移する.

### PROC\_FRV\_STOP

h_p	0x804
h_param	未使用

プロセッサ機能は、内蔵キャッシュの状態を保持したままで、走行状態から停止状態に遷移する.本機 能の実行完了時に、f\_stat が1から5 (STATUS\_STOP) に遷移する.

### Alter-REG

h_p	0x9aX:FRV アーキテクチャレジスタ#0-15
	0x9bX:FRV アーキテクチャレジスタ#16-31
	0x9c0:FRV Link Register
	0x9c1:FRV ICC0
	0x9c2:FRV ICC1
h_param	書き込み値

h\_p で指定したプロセッサ内部のレジスタに値を書き込む.ただし,実行開始アドレスの指定には, 前述したプロセッサ制御コマンドを使用しなければならない.本コマンドは,f\_stat に STATUS\_STOP, STATUS\_FLUSH\_STOP または STATUS\_SWI が表示されているときのみ受付可能である.本コマンド受 付後,f\_stat は STATUS\_BUSY に遷移する.本コマンドの実行完了後,f\_stat は本コマンドを受け付けた 時点の値に遷移する.

### **Display-REG**

h_p	0xaaX:FRV アーキテクチャレジスタ#0-15
	0xabX:FRV アーキテクチャレジスタ#16-31
	0xac0:FRV Link Register
	0xac1:FRV ICC0
	0xac2:FRV ICC1
h_param	未使用

h\_pで指定したプロセッサ内部のレジスタから p\_param へ値を読み出す.本コマンドは, f\_stat に STA-TUS\_STOP, STATUS\_FLUSH\_STOP または STATUS\_SWI が表示されているときのみ受付可能である. 本コマンド受付後, f\_stat は STATUS\_BUSY に遷移する.本コマンドの実行完了後, f\_stat は本コマンド を受け付けた時点の値に遷移する.

### 未定義機能

未定義機能を指定した場合,実行結果は予測不能である.

### 17.4.2 ハードウェアモニタ制御レジスタ

本インタフェースは、PCI-HOST がプロセッサ機能の内部状態を把握するための論理インタフェースである. PCI-HOST がSINGLE\_CYCLEをアサートした状態でプロセッサを起動すると、s\_stat=2(SCAN\_SINGLE\_STOP) または s\_stat=3(SCAN\_ERROR\_STOP)が通知され、プロセッサ機能は停止状態となる.この状態にお いて、以後、PCI-HOST が以下の機能を利用することができる.

### SCAN\_NOP

<u>h\_s</u> 0x0000 何もしない. s\_stat は変化しない.

### SCAN\_STEP

### h\_s 0x0001

s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知されている状態に おいて, さらに 1 サイクル実行する. s\_stat=1 (SCAN\_BUSY) を経て,本機能の実行完了時に, s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知される.

内部ラッチ書きネ	込み
----------	----

h_s	0x0500-0x05ff: SCAN_FRVIA1 グループ
h_s	0x0600-0x06ff: SCAN_FRVIF1 グループ
h_s	0x0700-0x07ff: SCAN_FRVDECODE グループ
h_s	0x1800-0x1fff: SCAN_SEL_READ グループ
h_s	0x2000-0x20ff: SCAN_EXEC_BRC グループ
h_s	0x2100-0x21ff: SCAN_EXEC_SFM グループ
h_s	0x2200-0x22ff: SCAN_EXEC_ALU グループ
h_s	0x2300-0x23ff: SCAN_EXEC_EAG グループ
h_s	0x2400-0x24ff: SCAN_EXEC_ME1 グループ
h_s	0x2500-0x25ff: SCAN_EXEC_ME2 グループ
h_s	0x2600-0x26ff: SCAN_EXEC_ME3 グループ
h_s	0x2700-0x27ff: SCAN_EXEC_ME4 グループ
h_s	0x2800-0x28ff: SCAN_EXEC_OP1 グループ
h_s	0x2900-0x29ff: SCAN_L2CT グループ
h_s	0x3800-0x3fff: SCAN_FRVIFCACHE_TAG グループ
h_s	0x5000-0x5fff: SCAN_FRVIFCACHE_DAT グループ
h_s	0x6000-0x7fff: SCAN_OPCACHE グループ
h_param	書き込み値

s\_stat=2(SCAN\_SINGLE\_STOP) または s\_stat=3(SCAN\_ERROR\_STOP) が通知されている状態 において、内部状態に h\_param を書き込む. s\_stat=1 (SCAN\_BUSY) を経て、本機能の実行完了時に、 s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知される.内部状態は h.s により選択される.グループ内の詳細な状態割り当てについては別途規定する.

内部ラッチ読み出し

h_s	0x8000   0x0500-0x05ff: SCAN_FRVIA1 グループ
h_s	0x8000   0x0600-0x06ff: SCAN_FRVIF1 グループ
h_s	0x8000   0x0700-0x07ff: SCAN_FRVDECODE グループ
h_s	0x8000   0x1800-0x1fff: SCAN_SEL_READ グループ
h_s	0x8000   0x2000-0x20ff: SCAN_EXEC_BRC グループ
h_s	0x8000   0x2100-0x21ff: SCAN_EXEC_SFM グループ
h_s	0x8000   0x2200-0x22ff: SCAN_EXEC_ALU グループ
h_s	0x8000   0x2300-0x23ff: SCAN_EXEC_EAG グループ
h_s	0x8000 0x2400-0x24ff: SCAN_EXEC_ME1 グループ
h_s	0x8000   0x2500-0x25ff: SCAN_EXEC_ME2 グループ
h_s	0x8000   0x2600-0x26ff: SCAN_EXEC_ME3 グループ
h_s	0x8000   0x2700-0x27ff: SCAN_EXEC_ME4 グループ
h_s	0x8000   0x2800-0x28ff: SCAN_EXEC_OP1 グループ
h_s	0x8000   0x2900-0x29ff: SCAN_L2CT グループ
h_s	0x8000   0x3800-0x3fff: SCAN_FRVIFCACHE_TAG グループ
h_s	0x8000   0x5000-0x5fff: SCAN_FRVIFCACHE_DAT グループ
h_s	0x8000   0x6000-0x7fff: SCAN_OPCACHE グループ
h_param	未使用

<u>s\_stat=2</u>(SCAN\_SINGLE\_STOP) または s\_stat=3(SCAN\_ERROR\_STOP) が通知されている状態 において、内部状態を p\_param に読み出す. s\_stat=1 (SCAN\_BUSY) を経て、本機能の実行完了時に、 s\_stat=2 (SCAN\_SINGLE\_STOP) または s\_stat=3 (SCAN\_ERROR\_STOP) が通知される.内部状態は h.s により選択される.グループ内の詳細な状態割り当てについては別途規定する.

### 17.4.3 システムコール制御レジスタ

STATUS\_SWI がf\_stat に表示され, PCI-HOST がプロセッサ機能からシステムコール要求を受けた場 合, PCI-HOST は, 主記憶アドレス 0x0f004000 (ノンキャッシャブル空間)の内容により指定されたシステ ムコールを実行しなければならない.システムコール検出時には,プロセッサ内部の一次キャッシュは無効化 されているものの,外部キャッシュにはダーティラインが残っている可能性がある.このため,PCI-HOST は,システムコールを実行する前に,ダーティラインを主記憶に追い出し,外部キャッシュを全て無効化し なければならない.もちろん,システムコール実行による主記憶内容更新の影響範囲を把握できる場合に は,該当範囲のキャッシュラインのみを無効化すればよい.また,Exitを除くシステムコールについては, 返り値を主記憶アドレス 0x0f004020 に書き込んだ後,PROC\_FRV\_CONTINUE によりプロセッサを再ス タート (Longjmp の場合は PROC\_FRV\_RESTART)しなければならない.

### $\mathbf{Exit}$

0x0f004000	1
0x0f004010-401f	未使用

プロセッサ機能がプログラムにより指定された停止命令を実行したことを示す.引続きプログラムを実行す るためには、PCI-HOSTはプロセッサ機能に対し、PROC\_FRV\_FLUSH\_STOPおよびPROC\_FRV\_RESTART を発行して内部状態をリセットしなければならない.本手順を行わずにPROC\_FRV\_CONTINUE等によ り実行を再開した場合、実行結果は予測不能である.

### Read

0x0f004000	3
0x0f004010	ファイルディスクリプタ
0x0f004014	転送先先頭物理アドレス
0x0f004018	バイト数
0x0f00401c	未使用

入力装置から主記憶へのデータ転送要求である.主記憶への書き込みを伴うため,実行前に,影響を受ける範囲の外部キャッシュのダーティラインについては追い出しおよび無効化が必要である.

### Write

0x0f004000	4
0x0f004010	ファイルディスクリプタ
0x0f004014	転送元先頭物理アドレス
0x0f004018	バイト数
0x0f00401c	未使用
:記檜から止-	力 基置へのデータ 転送 更 求

主記憶から出力装置へのデータ転送要求である.主記憶からの読み出しを伴うため,実行前に,参照される範囲の外部キャッシュのダーティラインについては追い出しが必要である.

### Open

$0 \times 0 f 0 0 4 0 0 0$	5
0x0f004010	│ ○ ファイル名先頭物理アドレス
0x0f004014	第2引数
0x0f004018	第3引数
0x0f00401c	未使用
ファイルオーン	プン要求である.

### Close

0x0f004000	6	
0x0f004010	ファイルディスクリプタ	
0x0f004014-401f	未使用	
ファイルクローズ要求である.		

### Fstat

0x0f004000	7	
0x0f004010	ファイルディスクリプタ	
0x0f004014	格納先先頭物理アドレス	
0x0f004018-401f	未使用	
ファイル状態の取得要求である.		

### Stat

0x0f004000	8	
0x0f004010	ファイル名先頭物理アドレス	
0x0f004014	格納先先頭物理アドレス	
0x0f004018-401f	未使用	
ファイル状態の取得要求である.		

### Access

0x0f004000	9	
0x0f004010	ファイル名先頭物理アドレス	
0x0f004014	ファイルモード	
0x0f004018-401f	未使用	
ファイルのアクセシビリティ検査要求である.		

### Fopen

0x0f004000	10
0x0f004010	ファイル名先頭物理アドレス
0x0f004014	ファイルモード指定文字列先頭物理アドレス
0x0f004018-401f	未使用
ファイルオープン要求である.	

### Freopen

0x0f004000	32
0x0f004010	ファイル名先頭物理アドレス
0x0f004014	ファイルモード指定文字列先頭物理アドレス
0x0f004018	オープン済ファイルポインタ
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更
0x0f00401c	未使用
ファイル正オ・	ープン要求である

ファイル再オーブン要求である.

113

### Fread

0x0f004000	11
0x0f004010	格納先先頭物理アドレス
0x0f004014	ブロックサイズ
0x0f004018	ブロック数
0x0f00401c	ファイルポインタ
	0xf0⇒stdin に読み替え. その他⇒無変更

ファイル読み込み要求である.主記憶への書き込みを伴うため,実行前に,影響を受ける範囲の外部 キャッシュのダーティラインについては追い出しおよび無効化が必要である.

### Fgets

0x0f004000	12
0x0f004010	格納先先頭物理アドレス
0x0f004014	バイト数
0x0f004018	ファイルポインタ
	0xf0 ⇒ stdin に読み替え. その他⇒無変更
0x0f00401c	未使用

ファイル読み込み要求である.主記憶への書き込みを伴うため,実行前に,影響を受ける範囲の外部 キャッシュのダーティラインについては追い出しおよび無効化が必要である.また,返り値が0以外の場合, PCIホストにおける fgets()の返り値をプロセッサの主記憶物理アドレスに変換した値を0x0f004020に格納しなければならない.

### Fgetc

0x0f004000	13
0x0f004010	ファイルポインタ
	0xf0 ⇒ stdin に読み替え. その他⇒無変更
0x0f004014-401f	未使用
ファイル読み込み要求である.	

### Ungetc

0x0f004000	14
0x0f004010	取消文字
0x0f004014	ファイルポインタ
	0xf0 ⇒ stdin に読み替え. その他⇒無変更
0x0f004018-401f	未使用
コーノルキュリュロ	山沢田子へナフ

ファイル読み込み取消要求である.

### Getchar

0x0f004000	15
0x0f004010-401f	未使用
標準入力読み込み要	要求である.

### Fwrite

0x0f004000	16
0x0f004010	先頭物理アドレス
0x0f004014	ブロックサイズ
0x0f004018	ブロック数
0x0f00401c	ファイルポインタ
	0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更

ファイル書き込み要求である. 主記憶からの読み出しを伴うため, 実行前に, 参照される範囲の外部 キャッシュのダーティラインについては追い出しが必要である.

### **Fputs**

0x0f004000	17
0x0f004010	先頭物理アドレス
0x0f004014	ファイルポインタ
	0xf1 ⇒ stdout,0xf2 ⇒ stderr に各々読み替え.その他⇒無変更
0x0f004018-401f	未使用

ファイル書き込み要求である. 主記憶からの読み出しを伴うため, 実行前に, 参照される範囲の外部 キャッシュのダーティラインについては追い出しが必要である.

### Puts

0x0f004000	31
0x0f004010	先頭物理アドレス
0x0f004014-401f	未使用

標準出力書き込み要求である. 主記憶からの読み出しを伴うため, 実行前に, 参照される範囲の外部 キャッシュのダーティラインについては追い出しが必要である.

### **Fputc**

0x0f004000	18
0x0f004010	出力文字
0x0f004014	ファイルポインタ
	0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004018-401f	未使用
ファイル書き込み	要求である.

### Putchar

0x0f004000	19
0x0f004010	出力文字
0x0f004014-401f	未使用
標準出力書き込み要	要求である.

### Fflush

0x0f004000	20
0x0f004010	ファイルポインタ
	0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用
ファイルフラッシュ要求である。	

ファイルファッシュ要求である.

### Fseek

0x0f004000	21
0x0f004010	ファイルポインタ
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更
0x0f004014	オフセット
0x0f004018	ポジション指定
0x0f00401c	未使用
ファイルシー	ク要求である.

### Ftell

0x0f004000	22
0x0f004010	ファイルポインタ
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用
ファイ ルポジション	/通知 西北 である

ファイルポジション通知要求である.

### Fgetpos

0x0f004000	39
0x0f004010	ファイルポインタ
	0xf0 ⇒ stdin, 0xf1 ⇒ stdout, 0xf2 ⇒ stderr に各々読み替え. その他⇒無変更
0x0f004014	格納先主記憶物理アドレス
0x0f004018-401f	未使用
ファイルポジション通知要求である.	

### Rewind

0x0f004000	33
0x0f004010	ファイルポインタ
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更
0x0f004014-401f	未使用
ファイルリワイント	、要求である.

### $\mathbf{Fclose}$

0x0f004000	23	
0x0f004010	ファイルポインタ	
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更	
0x0f004014-401f	未使用	
ファイルクローズ要求である.		

### Clearerr

0x0f004000	24	
0x0f004010	ファイルポインタ	
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更	
0x0f004014-401f	未使用	
ファイルエラー状態消去要求である.		

### Ferror

0x0f004000	25	
0x0f004010	ファイルポインタ	
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更	
0x0f004014-401f	未使用	
ファイルエラー状態通知要求である.		

### Fileno

0x0f004000	26	
0x0f004010	ファイルポインタ	
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更	
0x0f004014-401f	未使用	
ファイルディスクリプタ通知要求である.		

### Feof

0x0f004000	28	
0x0f004010	ファイルポインタ	
	0xf0⇒stdin, 0xf1⇒stdout, 0xf2⇒stderr に各々読み替え. その他⇒無変更	
0x0f004014-401f	未使用	
ファイル終端検査要求である.		

### Unlink

0x0f004000	27	
0x0f004010	ファイル名先頭物理アドレス	
0x0f004014-401f	未使用	
ファイル削除要求である.		

### Remove

0x0f004000	38
0x0f004010	ファイル名先頭物理アドレス
0x0f004014-401f	未使用
ファイル削除要求である.	

### Rename

0x0f004000	29	
0x0f004010	旧ファイル名先頭物理アドレス	
0x0f004014	新ファイル名先頭物理アドレス	
0x0f004018-401f	未使用	
ファイル改名要求である.		

Time

0x0f004000	30	
0x0f004010	格納先先頭物理アドレス	
0x0f004014-401f	未使用	
時刻取得要求である	5. 0x0f004010 が 0 の場合,	格納先物理アドレスも0である.

### Mktemp

0x0f004000	34
0x0f004010	ファイル名テンプレート先頭物理アドレス
0x0f004014-401f	未使用

一時ファイル作成要求である.返り値が0以外の場合,PCIホストにおけるmktemp()の返り値をプロ セッサの主記憶物理アドレスに変換した値をレジスタ#0に格納しなければならない.

### Tmpfile

0x0f004000	35
0x0f004010-401f	未使用
ファイルポインタ油	通知要求である.

### Isatty

0x0f004000	36
0x0f004010	ファイルディスクリプタ
0x0f004014-401f	未使用
ファイルディスクリ	)プタ検査要求である.

### Ttyname

0x0f004000	37
0x0f004010	ファイルディスクリプタ
0x0f004014-401f	未使用

デバイス名通知要求である.返り値が0以外の場合,PCIホストにおける ttyname()の返り値をプロ セッサの主記憶物理アドレスに変換した値を 0x0f004020 に格納しなければならない.

### 未定義

0x0f004000が未定義の場合は、ハードウェア異常である.

# Chapter 18

# 回路規模・電力評価モデル

本章では、C-RTL モデルに対して回路規模および電力パラメタを付与するための回路規模・電力評価モ デルについて説明する.

### ASICモデル 18.1

FPGA モデルに用いた Verilog 記述を ASIC ライブラリと組み合わせて合成配置配線することにより, LSI として実現した場合の回路規模を評価することができる.また、ネットリストと ASIC ライブラリの電 カモデルを組み合わせることにより、ゲートレベルの電力評価を行い、前述した各回路ブロックの電力パラ メタを取得できる.以下,本モデルをASICモデルと呼ぶことにする.回路規模の見積りと,C-RTLモデ ルにより得られる実用アプリケーション実行時のサイクル数を組み合わせることにより、回路規模あたりの 実効性能について SAPP とメニコア(SAPP 初段のみを SAPP と同一回路規模分並置した構成)を比較で きる.また,FPGAモデルにより妥当性を裏付けられた C-RTLモデルに対し、さらに、取得した電力パラ メタを組み込むことにより、実用アプリケーション走行時の消費電力を見積もり、同様に SAPP とメニコ アを比較できる.図18.1にフロントエンドのブロック図,図18.2にアレイ演算部のブロック図を示す.

### 回路規模パラメタ 18.2

Chapter16において各回路ブロックの説明を行った.各回路ブロックに関連付けられる回路規模パラメ タは,表18.1の通りである.

### 18.3 電力パラメタ

各回路ブロックに関連付けられる電力パラメタは、表18.2の通りである. なお、各電力パラメタを各回 路ブロックの動作サイクル数に乗じた合計が電力量(表18.3および表18.4)である.動作サイクル数は以 下の各モードが占める割合により、回路ブロック毎に異なる.以下、動作サイクル数の集計方法について説 明する.

**非アレイモード (Normal) = SAPP 初段のみが VLIW 命令を実行している状態** 

演算器ネットワーク設定モード (NW) = DCPL 命令を検出してから無条件後方分岐命令を検出するまで の状態(10.2.3節に対応)

アレイ演算モード (Array) = 無条件後方分岐命令を検出して非アレイ動作に復帰するまでの状態(10.2.2 節および 10.2.4 節に対応). ただし, 10.2.3 節の動作と 10.2.2 節の動作はオーバラップするため, 10.2.2 節の動作時間全体がアレイ演算モードに計上されるのではないことに注意.



図 18.1: SAPP フロントエンド・ブロック図

表	18.1:	回路規模ノ	ペラ	メタ
~~~	<b>TO:T</b>			

パラメタ名	設定値 (unit)	説明
AREA_IA_IF_DECODE	608 + 33613 + 16718	pipe_frvia, pipe_frvif, pipe_frvdecode におけるメモリ(命
		令キャッシュおよび分岐予測表)を除く基本回路のゲート数
AREA_F1	36467	命令キャッシュおよび分岐予測表の換算ゲート数
AREA_L1	51723	サブコア毎のオペランドキャッシュの換算ゲート数
AREA_REGFILE	56252	初段レジスタファイルのゲート数
AREA_SELRD	16718	pipe_frvdecode の機能のうち,各段間演算器ネットワークの
		設定に関する回路のゲート数
AREA_PREG_EAG	740	各 EAG 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_AL2	740	各 AL2 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_AL3	740	各 AL3 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_AL4	740	各 AL4 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_ME1	723	各 ME1 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_ME2	723	各 ME2 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_ME3	723	各 ME3 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_ME4	723	各 ME4 入力レジスタおよび関連セレクタのゲート数
AREA_PREG_BRC	740	各 BRC 入力レジスタおよび関連セレクタのゲート数
AREA_EXEC_EAG	1260	各 EAG 演算器本体のゲート数
AREA_EXEC_AL2	6600	各 AL2 演算器本体のゲート数
AREA_EXEC_AL3	6600	各 AL3 演算器本体のゲート数
AREA_EXEC_AL4	6600	各 AL4 演算器本体のゲート数
AREA_EXEC_ME1	5040	各 ME1 演算器本体のゲート数(Float 演算器も同一と仮定)
AREA_EXEC_ME2	5040	各 ME2 演算器本体のゲート数
AREA_EXEC_ME3	5040	各 ME3 演算器本体のゲート数(Float 演算器も同一と仮定)
AREA_EXEC_ME4	5040	各 ME4 演算器本体のゲート数
AREA_EXEC_BRC	747	各 BRC 演算器本体のゲート数
AREA_L0	14245	各 L0 キャッシュのゲート数
AREA_OOP4	1000	各 oop4 伝搬機能のゲート数
初段合計	284147	
次段以降各段合計	88777	



図 18.2: SAPP アレイ演算部・ブロック図

表 18.2: 電力パラメタ

パラメタ名	設定値 (unit/cycle)	説明
POWER_IA_IF_DECODE	36 + 1125 + 654	pipe_frvia, pipe_frvif, pipe_frvdecode におけるメモリ(命
		令キャッシュおよび分岐予測表)を除く基本回路の電力
POWER_F1_ACTIVE	9440	命令キャッシュおよび分岐予測表の通常時電力
POWER_F1_INACTIVE	3147	命令キャッシュおよび分岐予測表のスリープモード時電力
POWER_L1	10532	サブコア毎のオペランドキャッシュの通常時電力
POWER_REGFILE_ACTIVE	1900	初段レジスタファイルの通常時電力
POWER_REGFILE_INACTIVE	633	初段レジスタファイルのスリープモード時電力
POWER_SELRD	1840	pipe_frvdecode の機能のうち,各段間演算器ネットワークの
		設定に関する回路の電力
POWER_PREG_EAG	30	各 EAG 入力レジスタおよび関連セレクタの電力
POWER_PREG_AL2	30	各 AL2 入力レジスタおよび関連セレクタの電力
POWER_PREG_AL3	30	各 AL3 入力レジスタおよび関連セレクタの電力
POWER_PREG_AL4	30	各 AL4 入力レジスタおよび関連セレクタの電力
POWER_PREG_ME1	30	各 ME1 入力レジスタおよび関連セレクタの電力
POWER_PREG_ME2	30	各 ME2 入力レジスタおよび関連セレクタの電力
POWER_PREG_ME3	30	各 ME3 入力レジスタおよび関連セレクタの電力
POWER_PREG_ME4	30	各 ME4 入力レジスタおよび関連セレクタの電力
POWER_PREG_BRC	30	各 BRC 入力レジスタおよび関連セレクタの電力
POWER_EXEC_EAG	80	各 EAG 演算器本体の電力
POWER_EXEC_AL2	650	各 AL2 演算器本体の電力
POWER_EXEC_AL3	650	各 AL3 演算器本体の電力
POWER_EXEC_AL4	650	各 AL4 演算器本体の電力
POWER_EXEC_ME1	436	各 ME1 演算器本体の電力(Float 演算電力も同一と仮定)
POWER_EXEC_ME2	436	各 ME2 演算器本体の電力
POWER_EXEC_ME3	436	各 ME3 演算器本体の電力(Float 演算電力も同一と仮定)
POWER_EXEC_ME4	436	各 ME4 演算器本体の電力
POWER_EXEC_BRC	36	各 BRC 演算器本体の電力
POWER_L0	1420	各 L0 キャッシュの電力
POWER_OOP4	122	各 oop4 伝搬機能の電力

表 18.3: 初段の電力量集計

命令関連	= POWER_IA_IF_DECODE	*	(Normal + NW)
	+ POWER_SELRD	*	(Normal + NW)
命令 cache 関連	= POWER_F1_ACTIVE	*	(Normal + NW)
	+ POWER_F1_INACTIVE	*	(Array)
データ cache 関連	$= POWER\_L1$	*	(Normal + NW + Array)
	$+ POWER\_L0$	*	(L0 キャッシュ動作サイクル数)
	$+ POWER_OOP4$	*	(oop4 伝搬機能動作サイクル数)
レジスタ関連	= POWER_REGFILE_ACTIVE	*	(Normal + NW)
	+ POWER_REGFILE_INACTIVE	*	(Array)
	$+$ POWER_PREG_EAG	*	(EAG 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	$+$ POWER_PREG_AL2	*	(AL2 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数)
	+ POWER_PREG_AL3	*	(AL3 入力レジスタ#1 動作サイクル数 + #3 動作サイクル数)
	$+$ POWER_PREG_AL4	*	(AL4 入力レジスタ#1 動作サイクル数 + #4 動作サイクル数)
	+ POWER_PREG_ME1	*	(ME1 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	$+$ POWER_PREG_ME2	*	(ME2 入力レジスタ#1 動作サイクル数)
	+ POWER_PREG_ME3	*	(ME3 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	+ POWER_PREG_ME4	*	(ME4 入力レジスタ#1 動作サイクル数)
	+ POWER_PREG_BRC	*	(BRC 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数)
演算器関連	$=$ POWER_EXEC_EAG	*	(EAG 演算器動作サイクル数)
	$+$ POWER_EXEC_AL2	*	(AL2 演算器動作サイクル数)
	+ POWER_EXEC_AL3	*	(AL3 演算器動作サイクル数)
	$+$ POWER_EXEC_AL4	*	(AL4 演算器動作サイクル数)
	+ POWER_EXEC_ME1	*	(ME1 演算器動作サイクル数)
	+ POWER_EXEC_ME2	*	(ME2 演算器動作サイクル数)
	+ POWER_EXEC_ME3	*	(ME3 演算器動作サイクル数)
	$+$ POWER_EXEC_ME4	*	(ME4 演算器動作サイクル数)
	+ POWER_EXEC_BRC	*	(BRC 演算器動作サイクル数)

表 18.4: 次段以降各段の電力量集計

命令関連	$=$ POWER_SELRD	* (NW)
命令 cache 関連	= 0	
データ cache 関連	$\underline{\mathbf{f}} = \text{POWER}\underline{\mathbf{L}}1$	* (サブコア L1 キャッシュ使用サイクル数)
	$+ POWER\_L0$	* (L0 キャッシュ動作サイクル数)
	$+$ POWER_OOP4	* (oop4 伝搬機能動作サイクル数)
レジスタ関連	$=$ POWER_PREG_EAG	* (EAG 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	$+$ POWER_PREG_AL2	* (AL2 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数)
	$+$ POWER_PREG_AL3	* (AL3 入力レジスタ#1 動作サイクル数 + #3 動作サイクル数)
	$+$ POWER_PREG_AL4	* (AL4 入力レジスタ#1 動作サイクル数 + #4 動作サイクル数)
	+ POWER_PREG_ME1	* (ME1 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	$+$ POWER_PREG_ME2	* (ME2 入力レジスタ#1 動作サイクル数)
	+ POWER_PREG_ME3	* (ME3 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数 + #3)
	+ POWER_PREG_ME4	* (ME4 入力レジスタ#1 動作サイクル数)
	+ POWER_PREG_BRC	* (BRC 入力レジスタ#1 動作サイクル数 + #2 動作サイクル数)
演算器関連	$=$ POWER_EXEC_EAG	* (EAG 演算器動作サイクル数)
	$+$ POWER_EXEC_AL2	* (AL2 演算器動作サイクル数)
	+ POWER_EXEC_AL3	* (AL3 演算器動作サイクル数)
	$+$ POWER_EXEC_AL4	* (AL4 演算器動作サイクル数)
	+ POWER_EXEC_ME1	* (ME1 演算器動作サイクル数)
	+ POWER_EXEC_ME2	* (ME2 演算器動作サイクル数)
	+ POWER_EXEC_ME3	* (ME3 演算器動作サイクル数)
	+ POWER_EXEC_ME4	* (ME4 演算器動作サイクル数)
	+ POWER_EXEC_BRC	* (BRC 演算器動作サイクル数)

# Chapter 19

# 性能・電力評価RTLシミュレータ使用 手引

RTL シミュレータ (ssim9) は、C-RTL モデルに対応する実行形式ファイルであると同時に、FPGA モ デルに対応する GP5V330MF システムの制御プログラムである. PCI-HOST 上で動作し, 主記憶機能およ び入出力機能の提供,また、システム全体の制御を行う.

### 19.1 動作環境

以下に説明するツールチェインとともに, i386-FreeBSD-7.2Rにおいて動作する.

### ツールチェインの導入 19.2

1. ツール格納用ディレクトリを作成

% mkdirhier /usr/home/nakashim/proj-sap/

- 2. CD-ROM 内のファイルを配置
  - % cd /CDROM/GNU-tools
  - % tar cf \* | (cd /usr/home/nakashim/proj-sap/; tar xf -)
  - % cd /CDROM
  - % tar cf sample | (cd /usr/home/nakashim/proj-sap/; tar xf -)
  - % tar cf src | (cd /usr/home/nakashim/proj-sap/; tar xf -)
- 3. ツール使用のためのコマンドパス設定
  - % set path = (/usr/home/nakashim/proj-sap/bin/usr/home/nakashim/proj-sap/src/ssim9-xxxxxxxx (\$path)
  - % rehash

### ツールチェインの再構築 19.3

上記以外の環境の場合, RTL シミュレータおよび GNU-tools の再コンパイルが必要である.以下の手 順を参考に再構築できる場合がある.(以下は参考手順につき、利用環境に応じて各自対応のこと)

- 1. RTL シミュレータの再コンパイル
  - % cd /usr/home/nakashim/proj-sap/src/ssim9-xxxxxx/
  - % gmake clean
  - % gmake

- 2. アセンブラ・リンカ等の再コンパイル
  - % cd /usr/home/nakashim/proj-sap/src/binutils-2.18
  - % ./MAKE\_INSTALL.sparc
  - % less Make.log (ログ確認)
  - % gmake install
- 3. Cコンパイラの再コンパイル(参考手順)
  - % cd /usr/home/nakashim/proj-sap/src/gcc-4.1.2/
  - % ./MAKE\_INSTALL.sparc
  - % less Make.log (ログ確認: [configure-target-libstdc++-v3] error で停止してよい)
  - % gmake install

## 19.4 アプリケーションプログラムの実行

前述の RTL シミュレータ,アセンブラ・リンカ・コンパイラ等が使用可能であることを前提に,アプリ ケーションプログラムを RTL シミュレータ上で実行し,性能評価を行う手順を順に説明する.説明には, 前述の「sample/」を用いる.

- 1. Hello.c のコンパイルと実行
  - % cd sample/stanford/
  - %rm Hello<br/>64
  - % gmake Hello64
  - % ssim9 Hello64 | less
- 2. Queens のコンパイルと実行
  - % cd sample/stanford/
  - % rm Queens64
  - % gmake Queens64
  - % ssim9 Queens64 | less
- 3. Towers のコンパイルと実行
  - % cd sample/stanford/
  - % rm Towers64
  - % gmake Towers64
  - % ssim9 Towers64 | less
- 4. 画像処理サンプルプログラム (メディア命令なし)のコンパイルと実行
  - % Xwindow を起動
  - $\%~{\rm cd~sample/filter}/$
  - %gmake clean -f Makefile.<br/>ssim 9-c
  - %gmake -f Makefile.s<br/>sim9-c
  - %gmake -f Makefile.ssim<br/>9-c run
- 5. 画像処理サンプルプログラム (メディア命令使用) のコンパイルと実行
  - % Xwindow を起動
  - % cd sample/filter/
  - $\%\,$ gmake clean -f Makefile.<br/>ssim 9-media
  - $\%\,$ gmake -f Makefile.ssim<br/>9-media
  - % gmake -f Makefile.ssim9-media run (非アレイ動作)
  - % ssim9 -x frontend.ssim9-media -f /tmp/1 81.ppm 82.ppm (同じく非アレイ動作)

- % ssim9 -x -a frontend.ssim9-media -f /tmp/1 81.ppm 82.ppm (アレイ動作)
- %ssim<br/>9 -x -a -b479664 frontend. <br/>ssim<br/>9-media -f /tmp/1 81.ppm 82.ppm | less -S -R -j<br/>10 -c -y1 -B -b128 -p' ≪ PE0SG00 ≫'

### 起動時オプション 19.5

-i 10.4 節において説明した複数 PE 連携機能を有効にする.

- -1 10.2 節において説明したアレイ動作機能のうち PREFETCH 機能のみを有効にする.
- -a 10.2 節において説明したアレイ動作機能全体を有効にする.
- -g GP5V330MF システムの制御プログラムとして動作する.本オプションを指定しない場合, C-RTL モ デルとして動作する.
- -t 命令実行は行わず,表 17.6の cam\_capt() 機能および x11\_updt() 機能の動作検証のみを行う.
- -x 命令実行中,表 17.6の cam\_capt() 機能および x11\_updt() 機能を有効にする.

-bxxx 命令実行トレースを xxx ステップ経過後に開始する.

-exxx 命令実行トレースを xxx ステップ経過後に停止する.

- -f 命令実行状態を表示する.
- -p パイプラインの状態を表示する.

-dxxx 全体動作概略を xxx ステップ経過後に開始する.

## 19.6 シミュレーション動作中の表示

=PEO STATO INTERPEO ARRAY_MODES SET_STAGEO RESTART_PENDINGO====================================	⇒プロセッサ状態
<fpc 00021920="" 00021940<="" 1="" td=""><td>⇒プログラムカウンタ</td></fpc>	⇒プログラムカウンタ
F1TG 808888000000888cccc88c808cce8880888cc888888000ceeeecccc888000000	⇒命令キャツシュTAG 状態
<fib 1 1 000218ec 00 96c82008="" 1 1 000218f0 00 84c82000="" 1 1 000218f4 00 0030b000="" 1 1 000218f8 00 82401030="" 1 1 0002<="" td=""><td>218fc 00 80880000</td></fib>	218fc 00 80880000
RTAS 00020564 00021534 0002142c 0002141c 000217bc 00018e38 0002170c 00018ccc	⇒復帰アドレススタック ↑命令バッファ
<pre>&lt;<peosg00>&gt;  cf:ta:o0e:9 ce:t4:o02:5 ce:t6:o0d:1 c0:t0:o00:1 c0:t0:0 c0:t0:t0:0 c0:t0:t0:t0:0 c0:t0:0 c0:t0:t0:t0:0 c0:t0:t0:t0:t0:t0:t0:t0:t0:t0:t0:t0:t0:t0</peosg00></pre>	pc:00020564
ss2 sp1 s00 x2:05:z0:00 x2:07:z0:00 x2:14:z0:00 x0:00:z0:00 x0:00:z0:00 x0:00:z0:00 x0:00:z0:00 x0:00:z0:00 x1:00:z0:00 x1:00 x1	⇒初段命令デコーダ EAG.AL2.AL3.AL4.ME1.ME2.ME3.ME4.BRC
	00.0000000110.0000000111.00000E64110.0offfd30112.0offfo301
dk100.0000000101.00111000122.00111000103.00000000194.0070000100.0011100107.001000141100.00027101	05.000000000000000000000000000000000000
16:0000000117:0004000118:00000019:002718520:00027194121:0002718522:0000000123:0000000124:00000001	25:00000000126:003d1080127:00663080128:00766080129:005d20801
MR 101:0000000 012:0000000 02:0000000 03:0000000 03:0000000 05:0000000 07:0000000 07:0000000 07:00000000	
16:000000017/:000000018:000000019:0000000121:00000000122:00000000124:00000000124:00000000124:00000000124:00000000124:00000000124:00000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:000000000124:0000000000	20:0000000120:0000000127:0000000120:0000000129:000000001
	→レンスダ伝版情報   汎用レンスタ   メナイナレンスタ
<rprt1001041061121001071631 001001001="" 00113105="" 1001001="" 1001001001="" 1001<="" td=""><td>⇒ 演算器 毎レンスタ READ ホート (フツナ)</td></rprt1001041061121001071631>	⇒ 演算器 毎レンスタ READ ホート (フツナ)
[g1:00/be080]g1:00000141[g1:0efffe30[g1:00000000[m1:00000000]m1:0]m2:0 [m1:00000000]m1:0]m2:0 [g1:00020564	⇒演算器人刀レンスタ
g2:0efffc30 g2:00000001 g2:003d1080 g2:00000000 m2:00000000  m2:000000000 m2:000000000 m2:00000000 m2:00000000 m2:00000000 m2:000000000 m2:00000000 m2:000000000 m2:00000000 m2:000000000 m2:00000000 m2:00000000 m2:000000000 m2:000000000 m2:000000000 m2:000000000 m2:000000000 m2:000000000 m2:00000000 m2:00000000 m2:00000000 m2:000000000 m2:00000000 m2:00000000 m2:000000000 m2:00000000 m2:00000000 m2:00000000 m2:00000000 m2:00000000 m2:000000000 m2:00000000  m2:00000000 m2:000000000 m2:00000000 m2:00000000 m2:00000000 m2:00000000 m2:00000000 m2:00000000 m2:000000000 m2:000000000 m2:000000000 m2:00000000 m2:000000000 m2:00000000 m2:000000000 m2:000000000 m2:00000000 m2:000000000 m2:00000000 m2:00000000 m2:00000000 m2:00000000 m2:00000000 m2:000000000 m2:000000000 m2:000000000 m2:00000000 m2:000000000 m2:000000000 m2:00000000 m2:00000000 m2:000000000 m2:000000000 m2:00000000 m2:000000000	⇒演算器人力レジスタ
m3:0efffd30 g3:0efffd30 sc:0  sc:0  sc:0  m3:0000000 m3:0  m3:00000000 m3:0  sc:0	⇒演算器入力レジスタ
<inmx 0:f:ta:op0e 2:e:t4:op02 0:e:t3:op03 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:e:tc:op09< td=""><td>⇒演算器入力セレクタ(バイバス切替え)</td></inmx 0:f:ta:op0e 2:e:t4:op02 0:e:t3:op03 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:0:t0:op00 0:e:tc:op09<>	⇒演算器入力セレクタ(バイバス切替え)
x0:y5:z0 x4y1s0:00:0 x2y2s0:00:0 x0y0s0:00:0 x0:y0:z0 x0:y0:z0 x0:y0:z0 x0:y0:z0 x0:y0:z0 x2y1s1:01:0	
dr0:00::dc0 dr2:07::dc2 dr2:10::dc0 dr0:00::dc0 dr0:	
<pre><otwb 2:s0:dr0:00 2:s0:dr2:07 2:s0:dr2:10 0:s0:dr0:00 0:s0:dr0:00 0:s0:dr0:00 0:s0:dr0:00 0:s0:dr0:00 2:s0:dr0:00  pre=""></otwb 2:s0:dr0:00 2:s0:dr2:07 2:s0:dr2:10 0:s0:dr0:00 0:s0:dr0:00 0:s0:dr0:00 0:s0:dr0:00 0:s0:dr0:00 2:s0:dr0:00 ></pre>	⇒演算器出力ラッチ(EAG は OPO/OP1 の入力ラッチ兼用)
dv:0effbd8 dv:0000013e dv:0000000 dv:0000000 dv:0000000 dv:00000000 dv:00000000 dv:00000000 dv:00000000 dv:00000000 dv:000000000 dv:000000000 dv:0000000000	rst:00000000
st:0effff30 dct2:mf:v0  dct0:m0:v0  dct0:m0:v0  dct0:m0:v0  dct0:m0:v0  dct0:m0:v0  dct0:m0:v0  dct0:m0:v0  dct0:m3:v1	
eag:0.00000 a12:0.02344 a13:0.00000 a14:0.00000 me1:0.00000 me2:0.00000 me3:0.00000 me4:0.00000 brc:0.00000	ipc:0.02344(ave. of 128cycles)IPC:0.04688 DECODER:0.00000
↑ EAG 動作率↑ AL2 動作率↑ AL3 動作率↑ AL4 動作率↑ ME1 動作率↑ ME2 動作率↑ ME3 動作率↑ ME4 動作率↑ BRC 動作率 ↑ й	過去 128 サイクルの平均 IPC  ↑全体 IPC  ↑デコーダ動作率
STBF	⇒ストアバッファ
<pre>&lt;0P0[0] 2 s0 dc0:0:0 dr0:00:0efffbd8 &lt;0P0[1] 2 s0 dc0:0:0 dr0:00:0efffbe0 &lt;0P4[0] d0:0:00000000 d1:1:8c8e4400 d2:0:00000</pre>	0000 d3:0:00000000 <op4[1] d0:0:00000000 d1:1:4f502500 d2:0:0<="" td=""></op4[1]>
L0(0)[0] 0:00000000 00000000 00000000 00000000 0:00000010 00000000 00000000 00000000 000000	0000 00000000 00000000 0000000000000000
L0(0)[1][0:0000000 0000000 0000000 0000000 000000	0000 00000000 00000000 0000000000000000
L0(0)[2] 0:00000000 00000000 00000000 00000000 0000	0000 00000000 00000000 0000000000000000
L0(0)[3][0:00000000 00000000 00000000 00000000 0000	0000 00000000 00000000 0000000000000000
<lict 00000000="" 0000001f<="" dline="" td=""><td>↑ LO キャッシュ内容</td></lict>	↑ LO キャッシュ内容
<pre><l1ct[0] 0 st2 rw0 pn140 rn140 0:0-0-1-3d1080 1:0-0-1-7be080 2:0-0-0-0 3:0-0-0-0 cd0:00000005 cd1:00000640<="" pre=""></l1ct[0]></pre>	⇒初段 L1 制御
L1TG0	⇒初段 I.1 内容および転送状態
L1TG3 0 st0 ct1 a0 A00000000 L0000	
<[1107]1] 0]st0[rm0]000[rm040]0.0-0-1-0]1.0-0-1-efffc30[2.0-0-0-0]3.0-0-0-0]cd0.0000000[cd1.00000000]	⇒第 10 段 L1 制御
	⇒第 10 段 L1 内容および転送状態
	33 10 1X 11 11 10 00 0 10 10 0 0
	⇒第 10 時 T1 制御
	⇒第 10 段 11 内容お上が転送状能
	33 10 1X 11 11 10 00 0 10 10 0 0
	→第 20 時 11 制御
	→第 20 探 L1 時間
	→第 20 校 LI 内谷のより転送休窓
	A ACANO, 7 50000, 7 50000, 7 5000, 7 5000, 7 5000
<l2 010010913961at21a007065401l001mtitititi="" ar00:000000:000000000000000000000000000<="" td=""><td>1041400 e/e51600 e/e51600 e/e51600 e/ea1600 e/ea1600 e/ea1600</td></l2>	1041400 e/e51600 e/e51600 e/e51600 e/ea1600 e/ea1600 e/ea1600
	8292a2b 24252627 20212223 1c1d1e1f 18191a1b 14151617 10111213
<pre><l2 01t001ty81ope1at21a0efffe001l01[mffffffff1]dr00:000000:00000000000]s0[f10]nc00rw1]rd01ra000000000[mh000000000]2<="" pre=""></l2></pre>	8292a2b 24252627 20212223 1c1d1e1f 18191a1b 14151617 10111213
<pre><l2 0[t00][t98]3pe[at2]a0erifi00[l01[mfffffff]]ar00:0000000:000[10]fi0[hc0[rw1]rd0[ra000000000[mn000000000]]<="" pre=""></l2></pre>	8292a2b 24252627 20212223 1C1d1e1f 18191a1b 14151617 10111213
<lisbank< td=""><td>→ L2 ハンジ 山有 状態</td></lisbank<>	→ L2 ハンジ 山有 状態
<pre>\nn vituvityojopejat2javv/beo90jL16jMTITITITipid0jSubvjSvjrdvjbTujr200000000jele41400 ele41400 ele41400 ele41600 eleb1600 el</pre>	DUU erearbuu erearbuu erearbuu erearbuu erearbuu erearbuu ele41400
	→ PEU=1 回避防阀肥从器
	→ FL1=2 円足1%成肥扒您
<1P2>1k01 wq01 k00000000 [L000000000]	→ PE2=3 円足150%限制/器
SIF321K01WQ01R00000001L000000000     Lot	→ FE3=4 间理的减能认愿
: $\phi_{M,\Gamma}$ , $\phi_{M,C}$ ( $\phi_{M,C}$ ) ( $\phi_{M$	00001000
NYEDBODI// ICU:TU:000:01CU:TU:000:01CU:TU:000:01CU:TU:000:01CU:TU:000:01CU:TU:000:01C0:T0:000:01C0:T0:000:01C0:TC:008:01	DC:00021000

### SVC 実行時の表示 19.7

システムコール実行時に、直前のシステムコール以降の IPC, L2 キャッシュ参照数、デコーダ動作率 (全サイクル数から10.2.4節のアレイ演算動作サイクル数を除いた割合),および,各段の電力量を表示す る.電力量の算出方法は、18.3節にて説明した通りである. svc31:cycle=00000000\_001a31e4 ipc=14.248 l2req=0001aecb l2mis=00002447 decode/c=0.069 pw.tot=0000000b\_cff2f1e4(00050733: 00002840 00006133 00030546 00002071 00009141) ⇒各段の総計 18.018(演算器稼働率:3.25\%) ⇒全体に対する比率 5.599 12.090 60.210 4.082 各段総電力量 命令関連 命令キャッシュ関連 ータキャッシュ関連 レジスタ関連 Ţ ↓演算器関連 inst icache dcache reg exec pw[00]=00000006\_04a5cdea (00025847: 00000424 00006133 00018080 00000408 00000800) pw[01]=00000000\_4784c29a (00001199: 00000069 00000000 00000195 00000139 00000795) pw[02]=00000000\_43dc521a (00001138: 00000069 00000000 00000195 00000099 00000774) pw[03]=00000000\_2a69841a (00000711: 00000069 00000000 00000195 00000060 00000387) pw[04]=00000000\_42a7e99a (00001118: 00000069 00000000 00000195 00000079 00000774) pw[05]=00000000\_4c47369a (00001279: 00000069 00000000 00001122 00000040 00000047) pw[35]=00000000 042e3de0 (00000070: 00000069 00000000 00000000 00000001 00000000) シミュレーション終了時の表示 19.8 ==== Program normal end. ==== ⇒ 停止状態表示 ⇒ malloc() ポインタの最終値表示 sparc\_malloc\_top = 0x003fe3b0 ⇒ 先頭64バイト領域 (NULL ポインタ付近) 表示 =0x0000000\_001b9bce ⇒ 実行サイクル数 ↓実行命令数/IPC 0:cycle 0:sparc\_step =0x00000000\_001c41df(FRV\_IPC=1.023 w.o.swi=1.024 w.o.swi+oop0=1.024 w.o.swi+oop0+stbf=1.024) ⇒ 初段分岐予測 HIT 回数/率 0:sparc\_b\_hit=0x0000000\_0002025f(hit:0.643) ⇒ 初段分岐予測 MIS 回数/率 0:sparc\_b\_mis=0x00000000\_00011e23(mis:0.357) ⇒ 初段復帰アドレススタック HIT 回数/率
 ⇒ 初段復帰アドレススタック MIS 回数/率 0:sparc\_r\_hit=0x0000000\_00004003(hit:1.000) 0:sparc\_r\_mis=0x00000000\_00000000(mis:0.000) =0x00000000\_0008ed35(hit:1.000) ⇒ 命令キャッシュHIT 回数/率 0:F1\_hit ⇒ 命令キャッシュMIS 回数/率 0:F1\_mis =0x0000000\_0000093(mis:0.000) =0x0000000\_0000000(rpl:0.000) ⇒ 命令キャッシュ無効化回数/率 0:F1\_rpl ⇒ 命令再フェッチ回数/率 (主に分岐 TAKEN 時) 0:sparc\_reif =0x00000000\_0001a263(0.059) 0:sparc\_rest =0x00000000\_0008f138(0.324) ⇒ 命令再スタート回数/率(主に分岐予測 MIS 時) =0x0000000\_00001a6(0.000) ⇒ システムコール回数/率 0:w\_swi ⇒ OPO に関する LD-USE 待ち回数/率
 ⇒ レジスタ更新型 BRC に関する WRITE-READ 待ち回数/率
 ⇒ OPO-INBUF-FULL に関する OP1 発行待ち回数/率 =0x0000000\_0002c038(0.100) 0:w\_op0b 0:w\_exeb =0x0000000\_0000000(0.000) =0x00000000\_0000048(0.000) 0:w\_oeag ⇒ OPO-OUTBUF-FULL に関する OP1 実行待ち回数/率 =0x0000000\_00000000(0.000) 0:w\_oop0 =0x0000000\_000007f(0.000) OPO-STBF-FULL に関する OP1 実行待ち回数/率 0:w\_stbf ⇒ L2\$-REQ-QUEUE-FULL に関する OPO 実行待ち回数/率 0:w\_l2ct\_op=0x00000000\_00000053(0.000) 0:w\_l2ct\_rt=0x0000000\_00000266(0.000) ⇒ L2\$-REQ-QUEUE-FULL に関する STBF 追出待ち回数/率 0:SB hit =0x0000000\_00000000(hit:0.000) ⇒ LD 先が STBF にヒットした回数/率 ⇒ L1\$HIT 回数/率 0:L1\_hit =0x00000000\_000c006d(hit:1.000) ⇒ L1\$MIS 回数/率 =0x0000000\_0000052(mis:0.000) 0:L1 mis ⇒ L1\$ 無効化回数/率 =0x00000000 0000000(rpl:0.000) 0:L1 rpl ⇒ 命令デコーダ動作回数/率 =0x0000000\_001b9bcd(1.000) 0:decoder ↓ 各段の各ユニット動作回数/率  $0.00: \texttt{ea} = 000 \\ \texttt{c0} \\$ 0.05: ea = 00000000 (0.00) a2 = 00000000 (0.00) a3 = 00000000 (0.00) a4 = 00000000 (0.00) m1 = 00000000 (0.00) m2 = 00000000 (0.00) m3 = 0000000 (0.00) m4 = 0000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00) m3 = 0000000  (0.00) m3 = 00000000 (0.00) m3 = 000000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00)0.07: ea = 00000000 (0.00) a2 = 00000000 (0.00) a3 = 00000000 (0.00) a4 = 00000000 (0.00) m1 = 00000000 (0.00) m2 = 00000000 (0.00) m3 = 0000000 (0.00) m4 = 0000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00) m3 = 0000000  (0.00) m3 = 00000000 (0.00) m3 = 000000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00)0.19: ea = 0000000(0.00) a2 = 0000000(0.00) a3 = 0000000(0.00) a4 = 0000000(0.00) m1 = 0000000(0.00) m2 = 0000000(0.00) m3 = 0000000(0.00) m4 = 0000000(0.00) m3 = 0000000(0.00) m4 = 00000000(0.00) m4 = 000000000(0.00) m4 = 00000000(0.00) m4 = 000000000(0.00) m4 = 0000000.20: ea = 00000000(0.00) a = 00000000(0.00) a = 00000000(0.00) a = 00000000(0.00) m = 000000000(0.00) m = 00000000000(0.00) m = 00000000(0.00) m = 000.21 : ea = 00000000(0.00) a = 0000000(0.00) a = 00000000(0.00) a = 00000000(0.00) m = 0000000(0.00) m = 00000000(0.00) m = 0000000(0.00) .25: ea = 00000000 (0.00) a2 = 00000000 (0.00) a3 = 00000000 (0.00) a4 = 00000000 (0.00) m1 = 00000000 (0.00) m2 = 00000000 (0.00) m3 = 0000000 (0.00) m4 = 0000000 (0.00) m3 = 00000000 (0.00) m3 = 0000000  (0.00) m3 = 0000000  (0.00) m3 = 00000000 (0.00) m3 = 000000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00) m3 = 00000000 (0.00) A:L2\_hit =0x0000000\_00000000(hit:0.00) A:L2\_mis =0x0000000\_00000000(mis:1.000) ⇒ L2\$HIT 回数/率 ⇒ L2\$MIS 回数/率 ⇒ L2\$無効化回数/率

A:L2\_rpl =0x00000000\_00000000(rpl:0.000)

# Chapter 20

# 総合評価

評価モデルを図 20.1 に示す.VLIW プロセッサとして動作する SAPP 初段の回路規模は,アクセラレー タを搭載しない一般的なメニコアの1コアと同じであるとする.また、ASICモデルにより得られた回路規 模パラメタより, SAPP 次段以降の各段の回路規模は初段の 33%である. すなわち, 9 段構成のサブコアを 4個連結した 36 段構成の SAPP 全体の回路規模は、14 コアからなるメニコアの回路規模と同等である.本 章では、この比を基準として、性能・回路規模・電力の比較を行う.

### 画像処理による評価 20.1

電力モデルを追加した RTL シミュレータにより,画像フィルタを実行した結果を表 20.1 に示す.評価時 の性能パラメタは表16.1の通りである.なお,「非アレイ実行」はSAPP 初段およびL1 キャッシュ(way0)に よる実行,「PREFETCHのみ」は DCPL 命令の指定を用いた Local メモリ (way1-3) に対する PREFETCH を組み合わせた初段および L1 キャッシュ(way0)による実行,「アレイ実行」は PREFETCH に加えて全段 を使用する SAPP 本来の実行形態である.非アレイ実行とアレイ実行の IPC 比は1:14 であることから, おおまかには、単一スレッドどうしの比較では、シングルコアと SAPP (36 段構成)の性能比は1:14 であると言える.

また,「PREFETCHのみ」の IPC を 14 倍した値を SAPP と同等の回路規模を有する 14 コアからなる メニコア (PREFETCH 適用)の IPC であると仮定した場合の比較を表 20.2 に示す. 14 コアの場合, 実行 時間は理想的に 1/14 となり、14 コアが 1/14 の時間だけ動作すると仮定していることから電力量は同じで ある.14コアとSAPPの回路規模は同等,また,IPCも同等であることから,理想的にスレッド分割した メニコア(L2のバンク競合も発生しない)と、単一スレッドにより動作可能な SAPP の回路規模あたり性 能比は1:1,回路規模あたり消費電力比は8:1 (色補正除く)であると言える.なお,色補正の電力量 比率が他に比べて高いのは、複数のサブコアに属するL1を使用するためであり、この性質は、後述する数 値計算にも見られる.

図 20.2 に、フレーム補間(SAD 計算)と鮮鋭化における電力量内訳(18.3 節参照)を示す。命令関連 (inst), 命令キャッシュ(icache), データキャッシュ(dcache), レジスタ (reg), 演算器 (exec) について比較す ると、14コア通常メニコアの場合、命令キャッシュ、データキャッシュ、その他の合計がほぼ均等であるの に対し、4 コア連結 SAPP では、データキャッシュと演算器の消費電力が大部分を占める理想状態となって いる.特に命令関連および命令キャッシュの電力量削減が著しく,次いでデータキャッシュおよびレジスタ の電力量削減も大きいことがわかる.14コア通常メニコアでは、14コア分の命令関連および命令キャッシュ が動作するのに対し、4コア連結 SAPP では、各段の演算器ネットワーク (POWER\_SELRD) において電力 を消費するものの,1コア分の命令キャッシュとデコーダのみが動作し,かつ,アレイ動作中はパワーダウ ン(命令キャッシュの電力が1/3)が可能であることによる削減効果が大きい.データキャッシュについ ては、各段においてL0キャッシュ(POWER\_L0)および伝搬機能 (POWER\_OOP4) が電力を消費するもの の、1コア分のデータキャッシュのみが稼働することによる削減効果が大きい. さらに、レジスタについて も,各段において物理レジスタおよび入力セレクタ (POWER\_PREG\_XXX) が電力を消費するものの,初







同一回路規模のArray型モデル(9段構成×16コア)

図 20.1: 評価モデル

	非アレイ実行		PREF	ETCHのみ	アレイ実行	
フィルタ種別	IPC	電力量	IPC	電力量	IPC	電力量
色補正	0.513	63	1.172	27	15.574	12
フレーム補間 (SAD 計算)	1.190	614	1.452	503	14.248	68
″ (SAD 最小位置探索)	1.159	206	1.258	190	28.084	17
〃(補間画像生成)	0.936	160	1.324	113	9.002	14
拡大補間	1.752	309	1.859	291	35.445	25
鮮鋭化	1.179	120	1.694	83	27.336	8
メディアンフィルタ	1.981	57	2.030	56	22.315	7
輪郭抽出	1.132	46	1.194	44	11.951	5
輪郭ノイズ除去	2.013	20	2.038	19	24.043	3
ステレオマッチング (SAD)	1.125	$1,\!850$	1.240	$1,\!679$	25.416	184
平均	1.308		1.511		21.341	

表	20.1:	画像フィ	ルタの結果	(非アレイ	(実行とア)	レイ実行の比較)
---	-------	------	-------	-------	--------	----------

段のレジスタファイルをパワーダウン(内容保持のために電力は1/3を仮定)できることの効果が大きい と言える.

	14コア通常メニコア(1コ		4 コア連結 SAPP アレイ実行		
	ア性能	の 14 倍を仮定)			
フィルタ種別	IPC	電力量	IPC	電力量	電力量比率
色補正	16.40	27	15.574	12	0.444
フレーム補間 (SAD 計算)	20.32	503	14.248	68	0.135
″ (SAD 最小位置探索)	17.61	190	28.084	17	0.089
″(補間画像生成)	18.53	113	9.002	14	0.123
拡大補間	26.02	291	35.445	25	0.085
鮮鋭化	23.71	83	27.336	8	0.096
メディアンフィルタ	28.42	56	22.315	7	0.125
輪郭抽出	16.71	44	11.951	5	0.113
輪郭ノイズ除去	28.53	19	24.043	3	0.157
ステレオマッチング (SAD)	17.36	$1,\!679$	25.416	184	0.109
平均	21.36		21.341		0.147

表 20.2: 画像フィルタの結果 (14 コア通常メニコアと 4 コア連結 SAPP アレイ実行の比較)



図 20.2: フレーム補間と鮮鋭化の電力量比較 (14 コア通常メニコア対 4 コア連結 SAPP)

### 20.2 数値計算による評価

### 20.2.1 各プログラムの最適化手法

### tom catv

```
[tomcatv.c]
for (I=1; I<N-1; I++) {
    XX = X[J][I+1]-X[J][I-1];
    YX = Y[J][I+1]-Y[J][I-1];
    XY = X[J+1][I]-X[J-1][I];
    YY = Y[J+1][I]-Y[J-1][I];
    A = 0.25 * (XY*XY+YYYY);
    B = 0.25 * (XX*XX+YXYYX);
    C = 0.125 * (XX*XY+YXYY);
    PXX = X[J][I+1]-2.0*X[J][I]+X[J][I-1];
    PYY = X[J+1][I]-2.0*X[J][I]+X[J-1][I];
    PYY = X[J+1][I]-1][I+1]-X[J-1][I];
    PXY = X[J+1][I+1]-X[J-1][I+1]-X[J+1][I-1]+X[J-1][I-1];
    RX[J][I] = A*PXX+B*PYY-C*PXY;
}
```

[tomcatv.s] addi sp,#-48,sp sti.p fp,@(sp,32); addi sp,#32,fp movsg lr,gr11 sti gr11,@(fp,8) sethi.p #hi(-513\*4),gr12; setlo #lo(-513\*4),gr12 sethi.p #hi( 513\*4),gr13; setlo #lo( 513\*4),gr13 add.p gr6,gr12,gr12; add gr6,gr13,gr13 sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(256<<12)|256),gr11; setlo #lo((256<<12)|256),gr11 dcpl.p gr4,gr11,#0; addi.p gr12,0,gr0; addi.p gr6,0,gr0; addi gr13,0,gr0 sethi.p #hi(-513\*4),gr12; setlo #lo(-513\*4),gr12 sethi.p #hi( 513\*4),gr13; setlo #lo( 513\*4),gr13 add.p gr5,gr12,gr12; add gr5,gr13,gr13 sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|256),gr11; setlo #lo(( 0<<12)|256),gr11 dcpl.p gr0,gr11,#1; addi.p gr12,0,gr0; addi.p gr5,0,gr0; addi gr13,0,gr0 sub\_loop: sethi.p #hi(-513\*4),gr12; setlo.p #lo(-513\*4),gr12; subicc gr7,#1,gr7,icc0 sethi.p #hi( 513\*4),gr13; setlo.p #lo( 513\*4),gr13; beq icc0,0x0,sub\_exit ldfi @(gr6,+4),110 ldfi @(gr6,-4),fr1 @(gr6,gr13),fr2 ldf.p @(gr6,gr12),fr3; addi.p gr6,6,gr6; fsubs fr0,fr1,fr8 fmuls fr8,fr8,fr16 /\* YX\*YX \*/ fsubs fr2,fr3,fr9 fmuls.p fr9,fr9,fr17;/\* YY\*YY \*/ fmuls fr8,fr9,fr18 /\* YX\*YY \*/ ldfi @(gr5,+4),fr0 ldfi @(gr5,-4),fr1 ldf.p @(gr5,gr13),fr2; addi gr13,4,gr13 ldf.p @(gr5,gr12),fr3; addi.p gr12,4,gr12; fsubs fr0,fr1,fr10 fmuls fr10,fr10,fr19 /\* XX\*XX \*/ addi.p gr13,-8,gr13;fsubs.p fr2,fr3,fr11; fadds fr16,fr19,fr16 addi.p gr12,-8,gr12;fmuls.p fr11,fr11,fr20;/\* XY\*XY \*/ fmuls fr10,fr11,fr21 /\* XX\*XY \*/ fadds.p fr17,fr20,fr17; fmuls fr16,fr22,fr16 /\* A \*/ fmuls fr17,fr22,fr17 /\* B \*/ addi.p gr5,4,gr5; fadds.p fr18,fr21,fr18; @(gr5, 0),fr4; fmuls fr18, fr22, fr18 /\* C \*/ fmuls fr4,fr22,fr4; /\* 2\*X[0][I] \*/
fsubs fr0,fr4,fr19 /\* PXX \*/
fadds fr19,fr1,fr19 /\* PXX \*/ ldf.p @(gr5,gr12),fr6; ldf.p @(gr5,gr13),fr7; ldf.p @(gr5,gr12),fr8; fsubs.p fr2,fr4,fr20; /\* PYY \*/ fmuls fr16.fr19.fr16 fadds fr20,fr3,fr20 /\* PYY \*/ fsubs.p fr5,fr6,fr5; /\* PXY \*/ fsubs.p fr5,fr7,fr5; /\* PXY \*/ fadds fr5,fr8,fr5 /\* PXY \*/ fmuls fr17.fr20.fr17 fadds fr16,fr17,fr16 fmuls fr18, fr5, fr18 fsubs fr16,fr18,fr0 stfi.p fr0,@(gr4,0); addi.p gr4.4.gr4: bra sub loop sub\_exit: ldi @(fp,0),fp jmpl.p @(gr11,gr0); addi sp,#48,sp

tomcatv.cより, X, Yが2次元の入力配列, XX, XY, YX, YY, A, B, C, PXX, PYY, PXYが変数, 0.25, 0.125 が定数, RX が2次元の出力配列である.1回のアレイ実行, すなわちIのループに注目すると, X[J-1], X[J], X[J+1], Y[J-1], Y[J], Y[J+1] のプリフェッチが必要である.I-1, I, I+1は同一の WAY から ロード可能である.tomcatv.sでは, gr5 が X[J] の先頭アドレス, gr6 が Y[J] の先頭アドレスを示し, gr4 が RX [J] の先頭アドレスを示す.1回目の dcpl 命令で WAY0 に RX [J] を保存する場所を確保し, WAY1-3 に Y[J-1], Y[J], Y[J+1] をプリフェッチし, 2回目の dcpl 命令で WAY5-7 に X[J-1], X[J], X[J+1] をプリフェッチする.アレイ実行が終了すると、Jが1だけインクリメントされ再び同一のコードが実行され る. このとき, X[J-1], X[J], Y[J-1], Y[J] に相当するデータはプリフェッチ済みであるので, X[J+1], Y[J+1]の示すデータのみが新たにプリフェッチされる.(他のアレイ実行等によってキャッシュが変更され ていた場合は、すべてプリフェッチし直さなければならない.)

### swim-calc1

```
[calc1.c]
CALC1()
  for (J=0; J<N; J++) {</pre>
    for (I=0; I<M; I++) {</pre>
       CU[J][I+1] = .5*(P[J][I+1]+P[J][I])*U[J][I+1];
CV[J+1][I] = .5*(P[J+1][I]+P[J][I])*V[J+1][I];
       Z[J+1][I+1] = (FSDX*(V[J+1][I+1]-V[J+1][I])-FSDY*(U[J+1][I+1]-U[J][I+1]))
                        /(P[J][I]+P[J][I+1]+P[J+1][I+1]+P[J+1][I]);
       H[J][I]
                     = P[J][I]+.25
                        *(U[J] [I+1]*U[J] [I+1]+U[J] [I]*U[J] [I]+V[J+1] [I]*V[J+1] [I]+V[J] [I]*V[J] [I]);
    }
  }
[calc1.s]
        way, no raw, dir + , stride, pnum , dnum [words] */
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30
/*
        or gr30,gr27,gr30
        dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0
        sethi.p #hi((1<<30)|(0<<29)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30
        or gr30,gr14,gr30
        dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0
        sethip #hi((2<<30)|(0<<29)|(0<<24)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
        or gr30,gr14,gr30
        dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0
LOOP1a:
        [0] fr6:P0[1] ff
subicc gr14,#1,gr14,icc0
beq icc0,0,LOOP1a_exit
#fr5:P0[0]
                                   fr7:U0[1]
/*1*/
        mnop0
        mnop0
        mnop0
        mnop0
        mnop0
        ldfi @(gr6,4), fr6
        ldfi @(gr6,0), fr5
/*10*/ ldfi @(gr5,4), fr7
                                 ; fadds fr5,fr6,fr17
; fmuls fr17,fr1,fr17
        addi.p gr6,#4,gr6
        addi.p gr5,#4,gr5
        fmuls fr17,fr7,fr17
        stfi.p fr17, @(gr26,4) ; addi.p gr26,#4,gr26 ; bra LOOP1a
LOOP1a_exit:
        . . .
        way, no raw, dir + , stride, pnum , dnum [words] */
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30
/*
        or gr30,gr27,gr30
        dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30
        or gr30,gr13,gr30
        dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0
        sethi.p #hi((2<<30)|(0<<29)|(0<<24)|(0<<12)|0),gr30; setlo #lo((0<<12)|0),gr30
        or gr30,gr13,gr30
        dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0
LOOP2a:
#fr5:P0[0]
                 #fr8:V1[0]
                                  fr9:P1[0]
/*1*/
        subicc gr14,#1,gr14,icc0
        beq icc0,0,LOOP2a_exit
        mnop0
        mnop0
        mnop0
        mnop0
        mnop0
        ldfi.p @(gr6,0), fr5 ; addi gr6,#4,gr6
/*9*/
        ldfi @(gr4,0), fr9
        addi gr4,#4,gr4
        fadds fr9,fr5,fr17
        fmuls fr17,fr1,fr17
        mnop0
        mnop0
        mnop0
        mnop0
        mnop0
/*18*/ mnop0
        ldfi @(gr10,0), fr8
        addi gr10,#4,gr10
```

fmuls fr17,fr8,fr17

LOOP2a\_exit:

stfi.p fr17, @(gr26,0) ; addi.p gr26,#4,gr26

: bra LOOP2a

or gr30,gr27,gr30

or gr30,gr13,gr30

or gr30,gr13,gr30

mnop0 mnop0mnop0

fr11:U1[1]

subicc gr14,#1,gr14,icc0 beq icc0,0,LOOP3a\_exit

/\*

LOOP3a: #fr10:V1[1]

/\*1\*/

way, no raw, dir + , stride, pnum , dnum [words] \*/ sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30 dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0 sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30 dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0 sethi.p #hi((2<<30)|(0<<29)|(0<<24)|(0<<24)|(0<<12)|0,gr30; setlo #lo((0<<12)|0),gr30 dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0 fr12:P1[1]

ldfi @(gr6,4), fr6 ldfi @(gr6,0), fr5 

 Idfi.p @(gr4,4), fr12
 ; addi gr6,#4,gr6

 Idfi.p @(gr4,0), fr9
 ; fadds fr6,fr5,fr18

 addi.p gr4,#4,gr4
 ; fadds fr18,fr12,fr18

 /\*9\*/ fadds fr18,fr9,fr18 mnop0 mnop0 mnop0 mnop0 mnop0 ldfi.p @(gr5,4), fr7 ; addi gr5,#4,gr5 /\*18\*/ ldfi.p @(gr12,4), fr11 ; addi gr12,#4,gr12 ldfi @(gr10,4), fr10 ldfi.p @(gr10,0), fr8 ; fsubs fr11,fr7,fr19 addi.p gr10,#4,gr10 ; fmuls fr4,fr19,fr19 fsubs fr10,fr8,fr17 fmuls fr3,fr17,fr17 fsubs fr17, fr19, fr17 fdivs fr17, fr18, fr17 stfi.p fr17, @(gr26,4) ; addi.p gr26,#4,gr26 ; bra LOOP3a LOOP3a\_exit: way, no raw, dir + , stride, pnum , dnum [words] \*/
sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30</pre> /\* or gr30,gr27,gr30 dcpl.p gr26,gr30,#0; addi.p gr6, 0,gr0; addi gr4,0,gr0 sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30 or gr30,gr13,gr30 dcpl.p gr0, gr30,#0; addi.p gr5, 0,gr0; addi gr12,0,gr0 sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr30; setlo #lo(( 0<<12)|0),gr30 or gr30,gr13,gr30 dcpl.p gr0, gr30,#1; addi.p gr11,0,gr0; addi gr10,0,gr0 LOOP4a: fr14:V0[0] #fr13:U0[0] subicc gr14,#1,gr14,icc0 beq icc0,0,LOOP4a\_exit mnop0 mnop0 mnop0 mnop0 mnop0 mnop0/\*9\*/ ldfi.p @(gr6,0), fr5 ; addi gr6,#4,gr6 mnop0 mnop0 mnop0 mnop0 mnop0 mnop0 ldfi @(gr5,4), fr7 ldfi.p @(gr5,0), fr13 ; addi gr5,#4,gr5 /\*18\*/ fmuls fr7,fr7,fr17 ldfi.p @(gr10,0), fr8 ; fmuls fr13,fr13,fr18 ; fadds fr17,fr18,fr17 addi.p gr10,#4,gr10 ldfi.p @(gr11,0), fr14 ; fmuls fr8,fr8,fr18 ; fadds fr17,fr18,fr17 addi.p gr11,#4,gr11 fmuls fr14,fr14,fr18 fadds fr17,fr18,fr17 fmuls fr17, fr2, fr17 fadds fr5,fr17,fr17 stfi.p fr17, @(gr26,0) ; addi.p gr26,#4,gr26 ; bra LOOP4a LOOP4a exit:

calc1.cより, P, U, Vが2次元の入力配列, FSDX, FSDY, 0.25 が定数であり, CU, CV, Z, Hが2次 元の出力配列である. SAPP では出力配列は1つに制限されているため, calc1 のように4つの出力配列が 必要となる場合には、4回のアレイ実行が必要である。このときの分割方法には、以下の calc1\_a と calc1\_b の2通りが考えられる. ここで各アレイ実行の入力配列に注目すると大部分が共通しており、さらに4回の

アレイ実行すべてに必要な入力配列がL1キャッシュサイズよりも小さいためCALC1\_aの方が適している. つまり、CUに関するアレイ実行を行う前にP,U,Vをプリフェッチを完了すれば、CV,Z,Hに関するア レイ実行の前に入力データに対するプリフェッチを行う必要はない.

```
CALC1_a()
for (J=0; J<N; J++) {</pre>
 for (I=0; I<M; I++) {
   CU[J][I+1] = .5*(P[J][I+1]+P[J][I])*U[J][I+1];
  for (I=0: I<M; I++) {
   CV[J+1][I] = .5*(P[J+1][I]+P[J][I])*V[J+1][I];
  7
  for (I=0; I<M; I++) {</pre>
   Z[J+1][I+1] = (FSDX*(V[J+1][I+1]-V[J+1][I])-FSDY*(U[J+1][I+1]-U[J][I+1]))
                  /(P[J][I]+P[J][I+1]+P[J+1][I+1]+P[J+1][I]);
  7
 for (I=0; I<M; I++) {</pre>
   H[J][I] = P[J][I]+.25
              *(U[J][I+1]*U[J][I+1]+U[J][I]*U[J][I]+V[J+1][I]*V[J+1][I]+V[J][I]*V[J][I]);
 }
}
```

```
CALC1 b()
for (J=0; J<N; J++) {
 for (I=0: I<M: I++) {
   CU[J][I+1] = .5*(P[J][I+1]+P[J][I])*U[J][I+1];
 }
}
for (J=0; J<N; J++) {</pre>
 for (I=0; I<M; I++) {</pre>
   CV[J+1][I] = .5*(P[J+1][I]+P[J][I])*V[J+1][I];
 }
7
for (J=0; J<N; J++) {</pre>
 for (I=0; I<M; I++) {
    Z[J+1][I+1] = (FSDX*(V[J+1][I+1]-V[J+1][I])-FSDY*(U[J+1][I+1]-U[J][I+1]))
                   /(P[J][I]+P[J][I+1]+P[J+1][I+1]+P[J+1][I]);
 }
7
for (J=0; J<N; J++) {</pre>
 for (I=0; I<M; I++) {</pre>
   H[J][I] = P[J][I]+.25
     *(U[J][I+1]*U[J][I+1]+U[J][I]*U[J][I]+V[J+1][I]*V[J+1][I]+V[J][I]*V[J][I]);
 }
}
```

calc1.sでは、gr6、gr4にP[J], P[J+1], gr5, gr12にU[J], U[J+1], gr11, gr10にV[J], V[J+1] のアドレスが、gr26にはCU, CV, Z, Hのいずれかのアドレスが格納されている.4回のアレイ実行、すな わちLOOP1aからLOOP4aの計4個のIのループに注目すると、P[J], P[J+1], U[J], U[J+1], V[J], V[J+1]のプリフェッチが必要である.4回のアレイ実行が記述されているが、プリフェッチ内容はすべてのア レイ実行で共通で、1回目のdcp1命令でWAY0に出力を保存する場所を確保し、WAY1-2にP[J], P[J+1] をプリフェッチ、2回目のdcp1命令でWAY5-6にU[J], U[J+1], 3回目でWAY9-10にV[J], V[J+1]を プリフェッチする。前述のように2番目以降のアレイ実行ではプリフェッチ済みであることを自動的に検出 し、即座にプリフェッチは完了する.ここで、WAY1-2の内容(P)は1-9段目、WAY5-6の内容(U)は10-18 段目、WAY9-10の内容(V)は19段目以降からしか読み込むことができない点に注意が必要である。また、 ロードと演算の間が離れているとその間を伝搬するためのレジスタを確保しなければならないため、nopを 入れる場所にも注意を要する.アレイ実行が終了すると、Jが1だけインクリメントされ再び同一のコード が実行される.このとき、P[J], U[J], V[J]に相当するデータはプリフェッチ済みであるので、P[J+1], U[J+1], V[J+1]の示すデータのみが新たにプリフェッチされる.

### swim-calc2

```
[calc2.c]
CALC2()
  for (J=0; J<N; J++) {</pre>
    for (I=0; I<M; I++) {</pre>
      UNEW[J][I+1] = UOLD[J][I+1]
                     +TDTS8*(Z[J+1][I+1]+Z[J][I+1])*(CV[J+1][I+1]+CV[J+1][I]+CV[J][I]+CV[J][I+1])
                     -TDTSDX*(H[J][I+1]-H[J][I]);
      VNEW[J+1][I] = VOLD[J+1][I]
                     -TDTS8*(Z[J+1][I+1]+Z[J+1][I])*(CU[J+1][I+1]+CU[J+1][I]+CU[J][I]+CU[J][I+1])
                     -TDTSDY*(H[J+1][I]-H[J][I]);
      PNEW[J][I] = POLD[J][I]
                     -TDTSDX*(CU[J][I+1]-CU[J][I])
                     -TDTSDY*(CV[J+1][I]-CV[J][I]);
    }
  }
```

```
[calc2.s]
         way no raw, dir + , stride, pnum, dnum [wo:
sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15
/*
   dnum [words] */
  ; setlo #lo(( 0<<12)|0),gr15
         or gr15,gr12,gr15
         dcpl.p gr27,gr15,#0 ; addi.p gr5,0,gr0; addi gr4,0,gr0
sethi.p #hi((1<<30)|(0<<29)|(0<<24)|(0<<12)|0),gr15 ; setlo #lo((0<<12)|0),gr15
         or gr15,gr7,gr15
         addi gr15,1,gr15
         dcpl.p gr0, gr15,#0
                                   ; addi.p gr30,0,gr0; addi gr13,0,gr0
         sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15
   ; setlo #lo(( 0<<12)|0),gr15
         or gr15,gr7,gr15
         addi gr15,1,gr15
         dcpl.p gr0, gr15,#0 ; addi.p gr10,0,gr0; addi.p gr6,0,gr0; addi gr28,0,gr0; sethi.p #hi((3<<30)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<
  ; setlo #lo(( 0<<12)|0),gr15
         or gr15,gr7,gr15
         addi gr15,1,gr15
         dcpl.p gr0, gr15,#1
                                   ; addi.p gr11,0,gr0; addi gr16,0,gr0
LOOP21a:
/*1*/
        subicc gr7,#1,gr7,icc0
         beq icc0,0,LOOP21a_exit
         mnop0
         mnop0
         mnop0
         mnop0
         mnop0
        ldfi.p @(gr4,4), fr4 ; addi gr4,#4,gr4
ldfi.p @(gr5,4), fr5 ; addi gr5,#4,gr5
/*9*/
         mnop0
         fadds fr4,fr5,fr17
         fmuls fr17,fr1,fr17
         mnop0
         mnop0
         mnop0
         mnop0
         mnop0
/*18*/ mnop0
         mnop0
         mnop0
         mnop0
         mnop0
         ldfi @(gr6,0), fr4
         ldfi.p @(gr6,4), fr5
                                   ; addi gr6,#4,gr6
         ldfi @(gr10,0), fr6
                                    ;
         ldfi.p @(gr10,4), fr7
                                    ; addi.p gr10,#4,gr10 ; fadds fr4,fr5,fr19
/*27*/ ldfi.p @(gr28,4), fr4
ldfi.p @(gr11,0), fr8
ldfi.p @(gr11,4), fr9
                                    ; addi.p gr28,#4,gr28 ; fadds fr19,fr6,fr19
  fadds fr19,fr7,fr19
                                    :
  fmuls fr17,fr19,fr17
         addi gr11,#4,gr11
  fadds fr4,fr17,fr17
         fsubs fr9,fr8,fr18
         fmuls fr18,fr2,fr18
         fsubs fr17,fr18,fr17
         stfi.p fr17, @(gr27,4) ; addi.p gr27,#4,gr27 ; bra LOOP21a
LOOP21a_exit:
```

way no raw, dir + , stride, pnum, dnum [won sethi.p #hi((0<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15</pre> /\* dnum [words] \*/ ; setlo #lo(( 0<<12)|0),gr15 or gr15,gr12,gr15 dcpl.p gr27,gr15,#0 ; addi.p gr5,0,gr0; addi gr4,0,gr( sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 addi gr4,0,gr0 ; setlo #lo(( 0<<12)|0),gr15 or gr15,gr7,gr15 addi gr15,1,gr15 dcpl.p gr0, gr15,#0 ; addi.p gr30,0,gr0; addi gr13,0,gr0 sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15 or gr15,gr7,gr15 addi gr15,1,gr15 dcpl.p gr0, gr15,#0 addi.p gr10,0,gr0; addi.p gr6,0,gr0; addi gr28,0,gr0; sethi.p #hi((3<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15 or gr15,gr7,gr15 addi gr15,1,gr15 dcpl.p gr0, gr15,#1 ; addi.p gr11,0,gr0; addi gr16,0,gr0 L00P22a: /\*1\*/ subicc gr7,#1,gr7,icc0 beq icc0,0,LOOP22a\_exit mnop0 /\*9\*/ mnop0 mnop0 ldfi @(gr30,4), fr4 /\*18\*/ ldfi.p@(gr30,0), fr5 ; addi gr30,#4,gr30 ldfi.p@(gr6,0), fr7 ; addi gr6,#4,gr6 ldfi.p@(gr10,0), fr6 ; addi gr10,#4,gr10 ; fsubs fr4,fr5,fr17 fmuls fr17.fr2.fr17 ldfi.p @(gr28,0), fr8 ; addi gr28,#4,gr28 : fsubs fr7.fr6.fr18 fmuls fr18,fr3,fr18 fsubs fr8,fr17,fr17 fsubs fr17,fr18,fr17 stfi.p fr17, @(gr27,0) ; addi.p gr27,#4,gr27 ; bra LOOP22a LOOP22a\_exit: /\* no raw, dir + , stride, pnum, dnum [words] \*/ way sethi.p #hi((0<<30)|(0<<29)|(0<<24)|(0<<12)|0),gr15 ; setlo #lo((0<<12)|0),gr15 or gr15,gr12,gr15 addi gr15,1,gr15 dcpl.p gr27,gr15,#0 ; addi.p gr5,0,gr0; addi gr4,0,gr sethi.p #hi((1<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; addi.p gr5,0,gr0; addi gr4,0,gr0 ; setlo #lo(( 0<<12)|0),gr15 or gr15.gr7.gr15 addi gr15,1,gr15 dcpl.p gr0, gr15,#0 ; addi.p gr30,0,gr0; addi gr13,0,gr0 sethi.p #hi((2<<30)|(0<<29)|(0<<28)|(0<<24)|( 0<<12)|0),gr15 ; setlo #lo(( 0<<12)|0),gr15 or gr15,gr7,gr15 addi gr15,1,gr15 dcpl.p gr0, gr15,#0 ; addi.p gr10,0,gr0; addi.p gr6,0,gr0; addi gr28,0,gr0; sethi.p #hi((3<<30)|(0<<29)|(0<<24)|(0<<12)|0),gr15 ; setlo #lo((0<<12)|0),gr15 or gr15,gr7,gr15 addi gr15,1,gr15 dcpl.p gr0, gr15,#1 ; addi.p gr11,0,gr0; addi gr16,0,gr0 LOOP23a: subicc gr7,#1,gr7,icc0 /\*1\*/ beq icc0,0,LOOP23a\_exit mnop0 mnop0 mnop0 mnop0 mnop0ldfi @(gr4,4), fr4 /\*9\*/ ldfi @(gr4,0), fr5 addi gr4,#4,gr4 fadds fr4.fr5.fr17 fmuls fr17,fr1,fr17 mnop0 mnop0 ldfi @(gr13,4), fr4 ldfi.p @(gr13,0), fr5 ; addi gr13,#4,gr13 ldfi @(gr30,0), fr6 fadds fr18, fr7, fr18 fmuls fr17, fr18, fr17 mnop0 mnop0 mnop0 mnop0 mnop0 /\*27\*/ ldfi.p @(gr28,0), fr4 ; addi gr28,#4,gr28 ldfi.p @(gr16,0), fr5 ; addi gr16,#4,gr16 ldfi.p @(gr11,0), fr8 ; addi gr11,#4,gr11 fsubs fr4,fr17,fr17 fsubs fr5,fr8,fr18 fmuls fr18,fr3,fr18 fsubs fr17,fr18,fr17 stfi.p fr17, @(gr27,0) ; addi.p gr27,#4,gr27 ; bra LOOP23a LOOP23a\_exit:

calc2.c より, UOLD, VOLD, PLOD, CU, CV, Z, Hが2次元の入力配列, TDTS8, TDTSDX, TDTSDY が 定数であり、UNEW, VNEW, PNEW が2次元の出力配列である. 出力が3 配列であるので, swim-calc2 と同 様に1イタレーションあたり3回のアレイ実行が必要である.

UOLD, VOLD, POLDの再利用性が無いため、これらのプリフェッチには同一のWAYを割り当てる.残り の入力データには再利用性があり、3回のアレイ実行で必要となる配列は CU[J], CU[J+1], CV[J], CV[J+1], Z[J], Z[J+1], H[J], H[J+1] である. プリフェッチ済みかどうかの判定は同一段に接続された WAY 間でし か行われないため、再利用性を最大限生かすためには同一の配列は同一段に接続された WAY に割り当て ることが望ましい.したがって,この場合は4つの入力配列を各WAYに割り当てる必要があるが,特に WAY13-15 については、第28段目に接続されているため、変数の割り当てによっては演算器段数が不足する 可能性がある. ここでは, WAY1-2に Z[J], Z[J+1], WAY5-6に CU[J], CU[J+1], WAY9-10に CV[J], CV[J+1], WAY13-14 に H[J], H[J+1] を割り当てた. UOLD, VOLD, POLD は空き WAY に割り当てること になるが、伝搬コストと残り演算器段数のバランスを考慮し WAY11 に割り当てた.

calc2.s では, gr5, gr4 に Z[J], Z[J+1], gr30, gr13 に CU[J], CU[J+1], gr10, gr6 に CV[J], CV[J+1], gr11, gr16 に H[J], H[J+1] のアドレス, gr28 には UOLD, POLD, VOLD のいずれか, gr27 に UNEW, PNEW, VNEW のいずれかのアドレスが格納されている. 以降は calc1 と同様である.

mgrid

<pre>[mgrid.c] for (I1=1; I1&lt;=n-2; I1++) {     /* 金太郎飴の断面図 (奥行き方向は I1) */     /* [I3-1][I2-1] [I3-1][I2 ] [I3-1][I2+1] */     /* [I3 ][I2-1] [I3 ][I2 ] [I3 ][I2+1] */     /* [I3+1][I2-1] [I3+1][I2 ] [I3+1][I2+1] */     /* (I3+1)(中中)</pre>	*/
/* A[1]*(中央+中央+ 左 + 右 + 上 + 下) 上下左右各1方向	*/
/* A[2]*( 左 + 左 + 右 + 右 + 左上+右上+左下+右下+ 上 + 下 + 上 + 下) 上下左右各2方向 斜め各1方向	*/
/* A[3]*(左上+左上+右上+右上+左下+左下+右下+右下) 斜め各2方向	*/
/* 全部で 9way(ルービックキューブの全コマ 27 要素)が同時に必要 */ /* I2+1 により,新たに,[I3-1][I2+1],[I3][I2+1],[I3+1][I2+1] の3ラインのプリフェッチが必要 */	
R[I3][I2][I1] = V[I3][I2][I1]	
- A[0]*(U[13] [12] [11])	
- A[I]*(U[I3 ][I2 ][II-I]+U[I3 ][I2 ][II+I]+U[I3 ][I2-I][II ] +H[T3 ][T9+1][T1 ]+H[T3-1][T9 ][T1 ]+H[T3+1][T9 ][T1 ])	
- A[2]*(U[I3]][I2-1][I1-1]+U[I3]][I2-1][I1+1]+U[I3]][I2+1][I1-1]+U[I3]][I2+1][I1+1]	
+U[I3-1][I2-1][I1 ]+U[I3-1][I2+1][I1 ]+U[I3+1][I2-1][I1 ]+U[I3+1][I2+1][I1 ]	
+U[I3-1][I2 ][I1-1]+U[I3+1][I2 ][I1-1]+U[I3-1][I2 ][I1+1]+U[I3+1][I2 ][I1+1])	
- A[3]*(U[I3-1][I2-1][I1-1]+U[I3-1][I2-1][I1+1]+U[I3-1][I2+1][I1-1]+U[I3-1][I2+1][I1+1]	
+U[13+1][12-1][11-1]+U[13+1][12-1][11+1]+U[13+1][12+1][11-1]+U[13+1][12+1][11+1]); l	
,	

[mgrid.s] addi sp.#-48.sp sti.p fp,@(sp,32); addi sp,#32,fp movsg lr,gr11 sti gr11,@(fp,8) addi gr0,65,gr7 sethi.p #hi(-4356\*4),gr12; setlo #lo(-4356\*4),gr12 sethi.p #hi( 4356\*4),gr13; setlo #lo( 4356\*4),gr13 add gr5,gr13,gr13 add.p gr5,gr12,gr12; sethi.p #hi((0<<30)|(1<<29)|(0<<28)|(0<<24)|(64<<12)|64),gr6; setlo #lo((64<<12)|64),gr6 dcpl.p gr4,gr6,#0; addi.p gr12,-66\*4,gr0; addi.p gr12,0,gr0; addi gr12,+66\*4,gr0 sethi.p #hi((1<<30)|(0<<29)|(0<<24)|( 0<<12)|64),gr6; setlo #lo(( 0<<12)|64),gr6</pre> dcpl.p gr0,gr6,#0; addi.p gr13,-66\*4,gr0; addi.p gr13,0,gr0; addi gr13,+66\*4,gr0 sethi.p #hi((2<<30)|(0<<29)|(0<<24)|( 0<<12)|64),gr6; setlo #lo(( 0<<12)|64),gr6</pre> dcpl.p gr0,gr6,#1; addi.p gr5, -66\*4,gr0; addi.p gr5, 0,gr0; addi gr5, +66\*4,gr0 resid\_loop: ldfi.p @(gr12,-66\*4-4),fr0; subicc gr7,#1,gr7,icc0 beq icc0,0x0,resid\_exit ldfi.p @(gr12,-66\*4+4),fr1; ldfi.p @(gr12,+66\*4-4),fr2; nop fadds fr0,fr1,fr13 fadds fr2,fr13,fr13 ldfi.p @(gr12,+66\*4+4),fr3; ldfi.p @(gr12,-66\*4 ),fr4; ldfi.p @(gr12,+66\*4 ),fr5; fadds fr3,fr13,fr13 ldfi.p @(gr12, -4),fr6; nop +4),fr7; 0),fr11; fadds fr4,fr5,fr12 addi.p gr12,4,gr12; fadds fr6,fr12,fr12 fadds fr7,fr12,fr12 ldfi.p @(gr12, ldfi.p @(gr12, ldfi.p @(gr13,-66\*4-4),fr0; ldfi.p @(gr13,-66\*4+4),fr1; nop ldfi.p @(gr13,+66\*4-4),fr2; fadds fr0,fr13,fr13 fadds fr1,fr13,fr13 fadds fr2,fr13,fr13 fadds fr3,fr13,fr13 ldfi.p @(gr13,+66\*4+4),fr3; ldfi.p @(gr13,-66\*4 ),fr4; ldfi.p @(gr13,+66\*4 ),fr5; ldfi.p @(gr13, -4),fr6; ldfi.p @(gr13, fadds.p fr4,fr12,fr12; fmuls fr13,fr19,fr13 +4),fr7; ldfi.p @(gr13, fadds fr5,fr12,fr12 addi.p gr13,4,gr13; fadds fr6,fr12,fr12 fadds fr7,fr12,fr12 ldfi.p @(gr13, 0),fr8; ldfi.p @(gr5, -66\*4-4),fr0; ldfi.p @(gr5, -66\*4+4),fr1; fadds fr8,fr11,fr11 ldfi.p @(gr5, +66\*4-4),fr2; fadds fr0,fr12,fr12 ldfi.p @(gr5, +66\*4+4),fr3; ldfi.p @(gr5, -66\*4 ),fr4; ldfi.p @(gr5, +66\*4 ),fr5; fadds fr1,fr12,fr12 fadds fr2.fr12.fr12 fadds fr3,fr12,fr12 ldfi.p @(gr5, -4),fr6; fadds.p fr4,fr11,fr11; fmuls fr12,fr18,fr12 fadds fr5,fr11,fr11 addi.p gr5,4,gr5; fadds fr6,fr11,fr11 +4),fr7; ldfi.p @(gr5, ldfi.p @(gr5, 0),fr10; fadds fr7,fr11,fr11 fadds.p fr12,fr13,fr13; fmuls fr11,fr17,fr11 fadds.p fr11,fr13,fr13; fmuls fr10,fr16,fr10 fadds fr10,fr13,fr13 fsubs fr0,fr13,fr0 ldfi.p @(gr4. 0).fr0: stfi.p fr0,@(gr4,0); addi.p gr4,4,gr4; bra resid\_loop resid\_exit: ldi @(fp,8),gr11 ldi @(fp,0),fp jmpl.p @(gr11,gr0); addi sp,#48,sp
	非アレイ実行		PREFETCH のみ		アレイ実行		
プログラム種別	IPC	電力量	IPC	電力量	IPC	電力量	
tomcatv	0.946	114	1.160	93	18.405	11	
swim-calc1	0.417	1,464	0.501	1,218	7.807	128	
swim-calc2	0.381	$1,\!652$	0.558	1,128	12.750	110	
mgrid-resid $64$	1.336	6.4	1.349	6.4	14.683	1.6	
mgrid-resid $128$	0.700	48	0.695	48	17.839	5	
平均	0.756		0.852		14.296		

表 20.3: 数値計算の結果(非アレイ実行とアレイ実行の比較)

表 20.4: 数値計算の結果 (14 コア通常メニコアと 4 コア連結 SAPP アレイ実行の比較)

	14 コア	通常メニコア (1コ	4コア連結 SAPP アレイ実行			
	ア性能	の 14 倍を仮定)				
プログラム種別	IPC	電力量	IPC	電力量	電力量比率	
tomcatv	16.24	93	18.405	11	0.118	
swim-calc1	7.01	1,218	7.807	128	0.105	
swim-calc2	7.81	1,128	12.750	110	0.097	
mgrid-resid $64$	18.88	6.4	14.683	1.6	0.250	
mgrid-resid $128$	13.12	48	17.839	5	0.104	
平均	11.92		14.296		0.134	

mgrid.cより, V, Uが3次元の入力配列, A[0-3] が定数であり, Rが3次元の出力配列である.1回の アレイ実行に注目すると、入力配列が3次元であるため、プリフェッチはV[I3][I2]とU[I3-1][I2-1]、 U[I3-1][I2], U[I3-1][I2+1], U[I3][I2-1], U[I3][I2], U[I3][I2+1], U[I3+1][I2-1], U[I3+1][I2], U[I3+1] [I2+1] の合計 10WAY 必要である. ここでは WAY1-3 に U[I3-1] [I2-1], U[I3-1] [I2], U[I3-1] [I2+1], WAY5-7 CU[I3] [I2-1], U[I3] [I2], U[I3] [I2+1], WAY9-11 CU[I3+1] [I2-1], U[I3+1] [I2], U[I3+1] [I2+1] を割り当てる.以降は他のプログラムと同様である.

#### 20.2.2評価結果

tomcatv, swim, mgrid の実行結果を表 20.3 および表 20.4 に示す. 評価時の性能パラメタは表 16.1 の 通りである. 画像処理と同様に, 単一スレッドどうしの比較では, シングルコアと SAPP(36 段構成)の 性能比は1:16,単一スレッドにより動作可能な SAPP の回路規模あたり性能比は1:1,回路規模あ たり消費電力比は8:1であると言える.なお,mgridにおいて「非アレイ実行」と「PREFETCHのみ」 の性能に大差がないのは、「アレイ実行」では wav5-7,9-11 に対応する配列要素が、「PREFETCH のみ」で は PREFETCH 対象外であり、way0 において発生するキャッシュミスが効果を薄めるためと考えられる.

図 20.3 に, tomcatv と mgrid128 における電力量内訳(18.3 節参照)を示す. 画像処理の場合と同様に 数値計算においても,14コア通常メニコアの場合,命令キャッシュ,データキャッシュ,その他の合計がほ ぼ均等であるのに対し,4コア連結 SAPP では,データキャッシュと演算器の消費電力が大部分を占める理 想状態となっていることがわかる.

また,表 20.5 に,4 および 64 スレッド分割による実行結果を示す.mgrid-resid128x4PE は,PE 間連 携機能(ICPL 命令)により mgrid-resid 全体を 4 スレッドにて実行した場合の測定結果(非アレイ実行は 各 PE の初段のみによる 4 スレッド実行,アレイ実行は 36 段構成の PE を 4 台投入した 4 スレッド実行) である.mgrid-resid128x64PEは、同様に 64 スレッド(アレイ実行は、サブコア数 256、一般的メニコア の1024コア構成と同規模)にて実行した.各々,L1way長,L2バンク数,インタリーブ間隔を変化させ ている.

まず,L1way 長が 4KB の場合,4 スレッド実行,64 スレッド実行のいずれにおいても「非アレイ実行」



図 20.3: tomcatv と mgrid128 の電力量比較 (14 コア通常メニコア対 4 コア連結 SAPP)

	非アレイ実行		PREFETCH のみ		アレイ実行	
プログラム種別	IPC	電力量	IPC	電力量	IPC	電力量
mgrid-resid128x4PE						
(L1way 長:16K,L2bank:8way/64B)	$1.337^{*}4$	812*4	$1.333^{*}4$	814*4	15.822*4	198*4
(L1way $\not\in$ : 8K,L2bank:8way/64B)	1.335*4	813*4	$1.332^{*}4$	814*4	$15.887^{*}4$	198*4
(L1way $\not\in$ : 4K,L2bank:8way/64B)	0.805*4	1,349*4	0.826*4	1,313*4	15.862*4	198*4
(L1way 長:16K,L2bank:8way/4K)	$1.337^{*}4$	812*4	$1.333^{*}4$	814*4	15.617*4	201*4
(L1way 長: 8K,L2bank:8way/4K)	1.335*4	813*4	$1.331^{*}4$	815*4	15.202*4	207*4
(L1way $\not\in$ : 4K,L2bank:8way/4K)	$0.813^{*}4$	1,336*4	$0.817^{*}4$	1,328*4	15.129*4	207*4
(L1way $\not\in$ : 4K,L2bank:256way/4K)	0.843*4	1,289*4	0.839*4	1,293*4	16.616*4	187*4
mgrid-resid $128x64PE$						
$(L1way \in :16K, L2bank: 8way/64B)$	0.897*64	151*64	0.891*64	152*64	1.914*64	88*64
(L1way 長: 8K,L2bank:8way/64B)	0.895*64	151*64	0.891*64	152*64	1.915*64	88*64
(L1way $\not\in$ : 4K,L2bank:8way/64B)	0.211*64	643*64	0.203*64	668*64	1.913*64	88*64
(L1way 長:16K,L2bank:8way/4K)	0.899*64	151*64	0.855*64	158*64	1.899*64	89*64
(L1way $\not\in$ : 8K,L2bank:8way/4K)	0.897*64	151*64	0.841*64	161*64	1.890*64	90*64
(L1way 長: 4K,L2bank:8way/4K)	0.212*64	641*64	0.200*64	679*64	1.902*64	89*64
(L1way $\not\in$ : 4K,L2bank:256way/4K)	0.668*64	203*64	0.666*64	203*64	1.935*64	86*64

表 20.5: 数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較)

および「PREFETCHのみ」では、深刻な性能低下が見られる.一方、「アレイ実行」では、ほとんど差は ない.L1way 長の不足に対しては、複数サブコアの Local メモリに対する PREFETCH 機能が極めて有 効であることがわかる.次に、L1way 長を 4KB として L2 バンク数を 8 と 256 に変化させたところ、64 スレッド実行かつバンク数 8 では、「非アレイ実行」および「PREFETCH のみ」に深刻な性能低下が見 られた.64 スレッドの場合、L2 リクエストが多数競合していると推測される.また、「アレイ実行」では、 L2bank のインタリーブ単位を 64B と 4KB に変化させた際の性能に差があり、64B のほうが若干高性能で ある(L2bank=256way に匹敵).これはバンク参照が均一化するためと考えられるが、キャッシュライン 長を超えてバースト転送できる機会の有効利用を考えた場合、性能が逆転する可能性がある.

さて、同一回路規模での比較を行うために、表 20.6 に、64 スレッド分割の「PREFETCH のみ」と4 スレッド分割の「アレイ実行」を再掲した.なお、スレッドあたりの回路規模は厳密には1:14なので、56 スレッド分割の「PREFETCH のみ」と比較すべきであるが、データ分割を簡単化するために 64 スレッド分割の「PREFETCH のみ」と比較している.L1way 長が 8KB 以上の場合、性能比では10:11、電力比では12:1となっている.14%面積増の 64 スレッドを投入しても「PREFETCH のみ」が4 スレッド分割の「アレイ実行」に性能で勝てないのは、L2 におけるバンク競合のためと推測される.また、このために電力比も大きくなっていると考えられる.

	64 スレツ	ド PREFETCH	4 スレッドアレイ実行			
	のみ					
プログラム種別	IPC	電力量	IPC	電力量	電力量比率	
(L1way 長:16K,L2bank:8way/64B)	0.891*64	152*64	15.822*4	198*4	0.081	
(L1way 長: 8K,L2bank:8way/64B)	0.891*64	152*64	$15.887^{*}4$	198*4	0.081	
(L1way 長: 4K,L2bank:8way/64B)	0.203*64	668*64	15.862*4	198*4	0.018	
$(L1way $ $$\in:16K, L2bank:8way/4K)$	0.855*64	158*64	15.617*4	201*4	0.079	
(L1way 長: 8K,L2bank:8way/4K)	0.841*64	161*64	15.202*4	207*4	0.080	
(L1way 長: 4K,L2bank:8way/4K)	0.200*64	679*64	15.129*4	207*4	0.019	

表 20.6: 数値計算の結果 (4-64 スレッド分割における非アレイ実行とアレイ実行の比較)









<sup>(</sup>B) 大規模Array実行(画像処理等入力配列少) 小容量CacheでもOK



(D) Vector 命令にも応用可能

#### 20.3結論

図 20.4 に電力消費モデルを総覧する.本研究では、今後、プロセッサの主流となることが予想されてい るメニコア構成に関し、既存命令セット、Local メモリと外部データ・プリフェッチ機構、さらに、パワー ゲーティングとの親和性を兼ね備えるアクセラレータ構成方式について詳細に検討し、性能評価モデル、回 路遅延検証モデル,および,回路規模・電力評価モデルを用いた定量的評価を行った.特に,複数コアに分 散配置される演算器,物理レジスタ,L1キャッシュおよびLocalメモリを線形接続して既存命令セットを動 作させる演算方式、プリフェッチ時間に隠蔽可能な命令写像方式、小規模物理レジスタおよび小規模キャッ シュを用いて本来のレジスタ/キャッシュ空間を仮想的に提供できる伝搬方式を新たに考案し,有効性を実証 した、単一スレッドの比較では、単一コア構成に比べて性能で14倍、また、同一回路規模の比較では、ア クセラレータを搭載しない場合(図 20.4(A) に対応)に比べて、性能は同等、消費電力は、画像処理や一般 的な数値計算では1/8(図 20.4(B)に対応),1本の出力配列数が必要とする入力配列数が多い色補正や mgrid では1/4 (図 20.4(C) に対応) であることを明らかにした. なお, Vector 命令を利用する場合は, 各段の L0 キャッシュに必要な回路を縮小することができるため,後者のプログラムも1/8 (図 20.4(D) に対応)に改善できると考えられる.全体としては、図20.5に示すように、命令キャッシュのパワーダウ ンによる電力削減効果が大きく、次いでデータキャッシュの電力削減効果、さらに、レジスタの電力削減効

図 20.4: 電力消費モデル総覧



従来型プロセッサ (総電力量を100とした相対値) (総

LAPP (総電力量は12)



果も大きく寄与することがわかった.本構成手法が,現状のメニコアが抱える課題,すなわち,コア全体の 演算性能に対して外部データ供給能力が脆弱である課題を解決する有効な手段として,今後,広く利用され ることを期待する.本構成手法の特長をまとめると,以下の通りである.

- 複数サブコアのレジスタ・演算器・Local メモリをスケーラブルに連結し、既存命令列のシングルス レッド実行にて 50 超の IPC を達成する命令写像およびストリーム処理
- アレイ動作時フロントエンド停止機構および細粒度パワーゲーティングによる低消費電力化
- 多機能 PREFETCH 命令,自動 way ローテーション機構,冗長 PREFETCH 抑止による複数サブコ アの L1 キャッシュと Local メモリの効果的制御
- L2 キャッシュを経由しないコア間連携機構および自動マルチスレッド化機構によるスケーラブルな自動並列化

### 20.4 関連発表

- 1. 森浩大, 岩上拓矢, 吉村和浩, 中田尚, 中島康彦: "演算器アレイ型アクセラレータのための命令変換手 法の検討", SWoPP2010(Vol.2010-ARC-190 No.26 2010/8/4), pp.1-6, Aug. (2010)
- 2. 岩上拓矢, 吉村和浩, 上利宗久, 中田尚, 中島康彦: "プログラマビリティを備える低電力アクセラレー タの提案と評価", 先進的計算基盤システムシンポジウム SACSIS2010 論文集 (poseter), May. (2010)
- Takuya Iwakami, Munehisa Agari, Kazuhiro Yoshimura, Takashi Nakada, Yasuhiko Nakashima: "Area Optimization of FU Array in Low-Power Accelerators", IEEE Symposium on Low-Power and High-Speed Chips 2010 (poster), Apr. (2010)
- 4. 吉村和浩, 上利宗久, 中田尚, 中島康彦: "演算器アレイ型プロセッサのための命令スケジューラの設計 と評価", 信学技報, Vol.109, No.474, pp.511-516, Mar. (2010)
- 5. 中田尚, 中島康彦: "線形アレイ VLIW プロセッサにおける適応性検討", 情報処理学会研究報告, Vol.2009-ARC-186, No.10, HOKKE-17, pp.1-9, Nov. (2009)
- 6. 上利宗久, 中田尚, 中島康彦: "線形アレイ型 VLIW プロセッサの面積効率評価", 平成 21 年度情報処 理学会関西支部大会講演論文集, A-03, Sep. (2009) 【情報処理学会関西支部大会学生奨励賞】
- 7. 中島康彦: "グリーンコンピューターへの道~計算の低消費電力化~", 関西学研都市6大学市民講座, Oct. (2009) 【招待講演】
- 8. 中田尚, 上利宗久, 中島康彦: "画像処理向け線形アレイ VLIW プロセッサ", 先進的計算基盤システム シンポジウム SACSIS2009 論文集, pp.293-300, May. (2009)
- Munehisa Agari, Takashi Nakada, Yasuhiko Nakashima: "A Linear Array VLIW Processor for Image Processing", IEEE Symposium on Low-Power and High-Speed Chips 2009 (poster), p.153,

Apr. (2009)

- 10. 中島康彦: "脱マルチコアの試み ヘテロ SMT 型 VLIW とリニアアレイ型 VLIW ", 情報処理学会 ものづくり基盤コンピューティングシステム研究会招待講演, Mar. (2009)
- 11. 中島康彦: "3-wayから9N-wayに至る最近のVLIW研究紹介", 電子情報通信学会コン ピュータシステム研究会招待講演, CPSY, Vol.2008 No.43-52, pp.31-36, Dec. (2008)
- 12. 上利宗久,中田尚,中島康彦: "N倍速を目指すVLIWプロセッサの構想", IPSJ SIG Technical Report, 2008-ARC-180, pp21-24, Oct. (2008)
- 13. 市來亮人: "プロセッサ評価のためのハイブリッドプラットホーム", STARC フォーラム/シンポジウ ム 学生ポスター, Jul. (2008)
- 14. Akihito Ichiki, Takashi Nakada, Yasuhiko Nakashima: "A Hybrid Platform for Practical Evaluation of Processors", IEEE Symposium on Low-Power and High-Speed Chips 2008 (poster), Apr. (2008)

## Appendix A



## Appendix B

# モデル依存情報

### Appendix C

### 用語集

- プロセス 1つのプログラムの実行状態であり、計算資源(実行に関わるソフトウェアから観測可能な全て のコア内外の論理的アーキテクチャレジスタおよび論理的メモリアドレス空間)の内容の総体である.
- 論理メモリ空間 1つのプロセスに対応して1つ割り当てられる論理的なメモリアドレス空間である.当該 プログラムの実行に参画するコアは、OS機能を実行する場合も含めて当該論理メモリ空間のみを参 照することができる.
- スレッド 1つのプロセスの実行に参画するコア毎に論理的に認識される計算資源の内容の総体である. 1 つのプロセスを単一コアにより実行する場合、プロセスとスレッドは同一となる.1つのプロセスを 複数コアにより並列実行する場合,1つのプロセスに複数のスレッドが属する.命令語単位のステッ プ実行はスレッド毎に行うことができる.
- コアグループ 1つのプロセスの実行に参画する実コアの集合である.プログラムヘッダ情報に基づいて OS がコアグループを構成し、コアグループに属する1つの実コアによりプログラムの実行が開始される. 以後,当該プロセスの実行は、コアグループに属する実コアのみにより行われる.なお、プロセス実 行中に動的にコアグループを再構成することも考えられるが、このようなプロセスが複数同時に存在 する場合, OSによる物理コア割り当て作業が複雑化し、場合によってはプロセスの停止など予測不 能な著しい性能低下を引き起こす.このため、本仕様ではコアグループの動的再構成を規定しない.
- 物理コア番号 ハードウェアの物理的構成に依存し,各コアの物理位置によって一意に決まるコア番号であ る.使用可能状態や使用不可能状態(ハードウェア障害や未実装等による)は物理コア番号により OS に通知される.
- 実コア番号 プログラムから認識される論理的なコア番号である. OS による物理コア割り当て作業により, 物理コア番号が実コア番号に変換された後,各プロセスに対して提供される. OS が設定するコア番 号変換表に基づき、コア番号の変換を行う機構がコア番号変換機構である.
- DSM 機能 1つの物理コアに1つ付随して物理アドレス空間の一部を専有する局所メモリ(物理 DSM)お よび DSM 参照のための各機構の総称である.
- 実DSM 番号 物理コア番号と物理DSM 番号が1対1に対応することから,実コア番号に連動する番号で ある. 各プロセスにおいて実 DSM 領域を一意に特定する際に使用する.
- DSM アドレス変換機構(DSM-SAT) プロセス毎に、各実 DSM 領域の各ページ(ページサイズは DSM-SAT 固有)に対応付ける物理 DSM 領域内のページ位置を指定する制御レジスタ群である、関連して、 物理 DSM 領域をまたぐアドレス境界を物理 DSM 境界と呼ぶ.
- 実 DSM 予約空間 論理メモリ空間中,実 DSM 番号順に実 DSM 領域が写像される空間である. コアグルー プの構成によっては DSM の実体がないアドレス範囲も存在するため、予約空間という表現を使用す る.実コア番号と物理コア番号の対応はコア番号変換表に従うため、異なる物理コアに属する DSM 領域内ページを1つの実 DSM 領域内に混在させることはできない.すなわち,物理 DSM 境界を越 えてアドレス変換を行うことはできない.
- CSM 機能 各クラスタに付随して物理アドレス空間の一部を専有する局所メモリ(物理 CSM)および CSM 参照のための各機構の総称である.

- CSM アドレス変換機構(CSM-SAT) プロセス毎に,実 CSM 予約空間の各ページ(ページサイズは CSM-SAT 固有)に対応付ける物理 CSM 領域内のページ位置を指定する制御レジスタ群である.関 連して,クラスタをまたぐアドレス境界を物理 CSM 境界と呼ぶ.
- 実 CSM 予約空間 論理メモリ空間中,物理 CSM がページを単位として連続的に写像される空間である. CSM の構成によっては CSM の実体がないアドレス範囲も存在するため,予約空間という表現を使用 する.実 DSM 予約空間と異なり,異なるクラスタに属する物理 CSM の各ページを混在させること ができる.すなわち,物理 CSM 境界を越えてアドレス変換を行うことができる.
- **物理 DDR アドレス** システムに接続される物理的な DDR メモリ内の位置を特定するために使用される. 物理 DDR アドレスは DDR が接続されるクラスタ毎に連続であり,全クラスタで1つの物理 DDR ア ドレス空間を構成する.
- Firmware 領域 物理 DDR アドレス空間上に存在し、リセットや IPL の際に特権モードで動作するプログ ラムおよびデータが配置される領域である.ユーザモードにあるプロセスは本領域を直接参照するこ とはできない (OS が設定する DDR アドレス変換機構によりアクセス例外が報告される).
- OS 領域 物理 DDR アドレス空間上に存在し, Firmware の IPL 動作により OS が格納される領域である. ユーザモードにあるプロセスは本領域を直接参照することはできない (OS が設定する DDR アドレ ス変換機構によりアクセス例外が報告される).ユーザモードにあるプロセスは、システムコール命 令(ticc)を発行することにより特権モードへ移行し、本領域の機能を利用することができる.
- I/O 制御領域 物理 DDR アドレス空間に連続する領域であり, I/O 機器の制御レジスタや物理入出力バッ ファが配置される.実体は物理 DDR アドレス空間上には存在しないが, OS 制御下の DDR アドレス 変換機構により DDR 空間への写像が可能である.
- DDR 空間 物理 DDR アドレス空間に写像される Firmware 領域, OS 領域, ユーザ DDR 領域の総称であ る. ユーザモードのプロセスから観測可能な論理メモリ空間はユーザ DDR 領域, 一部の I/O 制御領 域, 実 DSM 予約空間, 実 CSM 予約空間に大別されることから, ユーザモードのプロセスの視点か ら説明を行う場合には, ユーザ DDR 領域を DDR 空間と呼ぶ場合がある.
- DDR アドレス変換機構(DDR-SAT) DSM-SAT および CSM-SAT を除く, DDR 空間を物理 DDR ア ドレスに変換するためのアドレス変換表およびアドレス変換過程から構成される論理的な機構である. アドレス変換に使用する変換表は OS による更新される.モデルによってはアドレス変換過程の一部 もソフトウェア(OS)により実現される.
- 特権命令 特権モードでのみ使用が許可される命令の総称である.一般に Firmware や OS が使用する.
- L2-TAG L2 キャッシュの各バンクに設けられる TAG の集合体である. L1 キャッシュミスを検出した場合, DDR アドレス変換後の物理 DDR アドレスを用いて同一クラスタのL2 バンクから1 つが選択され, さらに物理 DDR アドレスにより決まる L2-TAG の内容により L2 キャッシュの HIT/MISS が判定さ れる. L2-TAG は物理 DDR アドレスの下位ビットによりバンク分割され, バンク内位置も物理 DDR アドレスの一部によりインデックスされているため,参照すべき L2-TAG 位置は,物理 DDR アドレ スから一意に決定できる. また, L2-TAG は有効な L1 キャッシュラインを保持するクラスタ内物理コ ア番号も保持している.
- L2-DIRECTORY 自クラスタにおいて L2 キャッシュミスが発生した場合,かつ,物理 DDR アドレスが 自クラスタ内 DDR を指す場合に,自クラスタ内 DDR に対応する有効なキャッシュラインが存在し 得る他クラスタ番号を保持する機構である.
- Shared 状態 異なるキャッシュに属するキャッシュラインが下位の記憶階層も含めて同一内容を保持している状態. Shared 状態にある各キャッシュラインはいつでも内容を無効化できる.
- Modified+Invalid 状態 1つのキャッシュラインが最新の内容を保持し、下位の記憶階層には内容が反映 されておらず、他のキャッシュには同一アドレスに対応する有効なキャッシュラインが存在しない状態.
- **Owned+Shared** 状態 Modified 状態にあるキャッシュラインに対応する他のキャッシュラインに対して READ 要求が発行され, Modified 状態にあるキャッシュラインから最新の内容が転送され, キャッシュ ラインが有効になった状態.
- コア間転送機構(DTU) コアの命令実行とは非同期に,DDR,DSM,CSM間のデータ転送を行うことができる機構.

バリア同期機構(BAR) 同期状態は0同期状態と1同期状態からなり,各実コアが現在の同期状態を認 識し,他コアに対して0同期または1同期のいずれかを指定して次の同期点到達を放送することによ りコアグループ全体が同期する.

並列実行制御情報 各コアのスタックポインタ初期値,下限値,各コアの命令開始アドレスである.複数コ アによる並列実行を開始する際の各コアの初期化に使用する.

監視条件 論理メモリアドレス,マスク値および値の組である.コア間同期に使用する.

### Appendix D

### 関連資料一覧

本章では、関連仕様書・規格、参考文献、関連ソースプログラム、および、SAPP ツールチェインを列 挙する.

#### 関連仕様書·規格 D.1

- GP5V330MF ボード設計仕様書第 0.4 版, 新和電材株式会社 (2010/3/11) … proj-gp5v330/doc/GP5V330MF 設計仕様書\_V0\_4.pdf
- GP5V330M コアジェネレータ解説書第 0.2 版, 新和電材株式会社 (2010/3/2) … proj-gp5v330/doc/GP5V330M\_コアジェネレータ解説書 V0\_2.pdf
- GP5V330M FPGA ソース解説書第 0.3 版,新和電材株式会社 (2010/3/2) … proj-gp5v330/doc/GP5V330M\_FPGA ソース解説書 V0\_3.pdf
- GP5V330M タイミングチャート第 0.2 版, 新和電材株式会社 (2010/3/30) … proj-gp5v330/doc/GP5V330M\_タイミングチャート V0\_2.pdf
- GP5V330M 合成配置配線手順書第 0.3 版, 新和電材株式会社 (2010/3/2) … proj-gp5v330/doc/GP5V330M\_合成配置配線手順書 V0\_3.pdf
- GP5V330 コンフィグレーション説明書暫定版, 三精システム株式会社 (2010/1/9) … proj-gp5v330/doc/コンフィグレーション説明書\_暫定.pdf
- SYPCIE IP  $\exists \mathcal{T}$ , SYSTEC Corporation (2009/6/29) ··· proj-gp5v330/doc/SYPCIE 機能仕様書\_v100.pdf
- TB-5V-xx-PCIE-EX ハードユーザマニュアル Rev1.02, 東京エレクトロンデバイス ··· proj-gp5v330/doc/TB-5V-xx-PCIE-EX\_HWUserManual\_1.02\_summary.pdf
- 36Mb Pipelined and Flow Through Synchronous NBT SRAMs Rev: 1.03b, GSI Technology (2005/4) ··· proj-gp5v330/doc/GS8320Z36GT.pdf
- FR550 Series Instruction Set Manual Ver.1.1, 富士通株式会社 (2002/2) ··· proj-lap/doc/frv/FRV550-1.pdf
- FR550 シリーズ MB93551 LSI 仕様書 第 1.1a 版, 富士通株式会社 (2002/3) ··· proj-lap/doc/frv/FRV550-2.pdf
- The SPARC Architecture Manual Version 9 SAV09R1459912 · · · proj-sap/doc/sparc-v9/V9.pdf

#### 参考文献 **D.2**

- 3.3V ZERO DELAY CLOCK BUFFER IDT2309, IDT (2002/11) ··· proj-gp5v330/doc/xilinx/IDT2309.pdf
- Digital Clock Manager (DCM) Module (2004/8/13)

- ··· proj-gp5v330/doc/xilinx/dcm\_module.pdf
- LogiCORE FIFO Generator v2.3 User Guide (2006/1/11) ··· proj-gp5v330/doc/xilinx/fifo\_generator\_ug175.pdf
- FIFO Generator v2.3 (2006/1/11) ··· proj-gp5v330/doc/xilinx/fifo\_generator\_ds317.pdf
- Block Memory Generator v1.1 (2006/1/18) ··· proj-gp5v330/doc/xilinx/blk\_mem\_gen\_ds512.pdf
- Dual-Port Block Memory Core v6.3 (2005/8/31) ··· proj-gp5v330/doc/xilinx/dp\_block\_mem.pdf
- Single-Port Block Memory Core v6.2 (2005/4/28) ··· proj-gp5v330/doc/xilinx/sp\_block\_mem.pdf
- Content-Addressable Memory v5.1 (2004/11/11) ··· proj-gp5v330/doc/xilinx/cam.pdf

#### 関連ソースプログラム **D.3**

- GP5V330-SAPP FreeBSD-7R 用ドライバ … proj-lap/src/nsim/GP5V330-Driver.c
- GP5V330-SAPP FreeBSD-7R 用ドライバ組み込み手順書… proj-lap/src/nsim/GP5V330-Driver.hlp
- GP5V330-SAPP FreeBSD-7R 用ユーザ関数およびヘッダ … proj-lap/src/nsim/gp5v330.c
- GP5V330-SAPP Verilog 雛型 … proj-lap/fpga/step0013/\*
- SAPP 性能・電力評価 RTL シミュレータ … proj-sap/src/ssim9/\*

#### SAPP ツールチェイン(主要ツールのみ列挙) **D.4**

- GP5V330-SAPP MCS ··· proj-lap/fpga/step1013/MF1,MF2/top/top.mcs
- GP5V330-SAPP コンフィグレーションツール … proj-lap/src/nsim/Config-gp5v330
- SAPP C プリプロセッサ … proj-sap/bin/sparc64-elf-cpp
- SAPP Cコンパイラ … proj-sap/bin/sparc64-elf-gcc
- SAPP クロスアセンブラ … proj-sap/bin/sparc64-elf-as
- SAPP クロスリンカ … proj-sap/bin/sparc64-elf-ld
- SAPP 逆アセンブラ … proj-sap/bin/sparc64-elf-objdump
- SAPP 性能・電力評価 RTL シミュレータ (ssim9) 用ライブラリ … proj-sap/lib/ssim64-lib/\_start.o,\_sub.o
- SAPP 性能・電力評価 RTL シミュレータ (ssim9) … proj-sap/src/ssim9/ssim964